在一个vhdl文件中，architecture里面有多个process进程。process1中信号A被赋了值，如何在其他地方或进程中变向地改变信号A的值？直接在其他进程给信号A赋值会报错。
2条回答 默认 最新
山野码农 2022-11-15 22:08关注必须写到一个process，或者另外一个process给一个信号到这个process，再分情况付值
本回答被题主选为最佳回答 , 对您是否有帮助呢?评论 打赏解决 1无用举报
分享
- 2022-11-15 21:37回答 2 已采纳 必须写到一个process，或者另外一个process给一个信号到这个process，再分情况付值
- 2022-05-15 10:57回答 1 已采纳 entity h_adder is port(A : in std_logic ;B : out std_logic;SO : out std_logic;CO : out std_logic
- 2022-10-11 16:11回答 1 已采纳 module key_new( input wire sclk, input wire rst_n,
- 2024-01-21 13:06FPGA的花路的博客 用于介绍FPGA开发语言VHDL 的语法及相关用例
- 2022-05-22 21:06回答 1 已采纳 不懂VHDL，盲猜是NXT写成NEXT导致错误：
- 2022-04-18 11:40回答 1 已采纳 代码有语法错误
- 2018-11-06 04:47回答 1 已采纳 https://zhidao.baidu.com/question/694067528006396244.html
- 2022-11-12 20:49dtge的博客 几个常见VHDL程序源码
- 2021-10-14 10:04回答 1 已采纳 1： 这是个 2 输入与非门，并且将 2 个输入 A,B 连在一起合并成 1 个输入，这个输入始终是 A = B 的，不会存在 A 不等于 B 现象，你画的红圈的逻辑是不存在的。2： NOT 为什么
- 2015-09-10 03:15回答 2 已采纳 我觉得这和你注不注释没关系，warning的意思是你综合出了锁存器，这个可能产生时序错误。你可以试试边沿触发，应该就没这个警告了
- 2023-04-11 11:20回答 2 已采纳 以下内容部分参考ChatGPT模型： 半减器的VHDL描述： library ieee; use ieee.std_logic_1164.all; entity half_subtractor i
- 2023-03-15 23:14改的笔记的博客 在VHDL语言中能进行并发处理的语句有：进程（ PROCESS）语句，并发信号代入（Concurrent Signal Assignment）语句，条件信号代入（Conditional Signal Assignment）语句，选择信号代入（Selective Signal Assignment...
- 2022-05-02 21:45回答 1 已采纳 VHDL入门/解惑/经典实例/经验总结, 北航出版社, 黄任
- 2023-03-13 22:46改的笔记的博客 VHDL语言可以有以下3种形式的子结构描述语句：BLOCK语句结构、PROCESS语句结构、SUBPROGRAMS结构
- 2023-06-17 11:56EfunStudy的博客 本文是本人在自学VHDL时进行的整理，学习教材为《VHDL数字电路设计教程》，若整理有误欢迎指正，若需要相关参考资料，可私信获取。
- 2023-06-20 09:12EfunStudy的博客 然而从应用角度来看，process是直接在主代码中使用，而函数和过程主要为建库而使用，他们用于存储常用的代码以达到代码重用和共享的目的。函数经常存放在包集中（目的是为了进行有效的代码分割，代码共享和代码重用...
- 2010-07-14 21:10§ 1.2 关于 VHDL............................................................................................................3 § 1.3 关于自顶向下的系统设计方法 ...........................................
- 2022-01-29 20:17天才糊涂蛋的博客 并且在使用的过程中发现问题，再进行一些相应的检索，深入学习，最后达到精通。 首先要明白VHDL是硬件语言，相较于c语言等编程语言较为死板，有某些特定的要求，比如你选用的芯片，它的逻辑单元数量是固定的，所以...
- 2021-09-25 20:11三叶与少年的博客 VHDL的并行语句 ①模块例化（component） 先声明在例化 ②赋值语句 ③进程语句（process） ④条件选择语句 when/else对应if/else with/select/when 对应case语句 ⑤generate语句
- 没有解决我的问题, 去提问
问题事件
系统已结题
11月25日
已采纳回答
11月17日-
创建了问题
11月15日
悬赏问题
- ¥15 执行 virtuoso 命令后，界面没有，cadence 启动不起来
- ¥50 comfyui下连接animatediff节点生成视频质量非常差的原因
- ¥20 有关区间dp的问题求解
- ¥15 多电路系统共用电源的串扰问题
- ¥15 slam rangenet++配置
- ¥15 有没有研究水声通信方面的帮我改俩matlab代码
- ¥15 ubuntu子系统密码忘记
- ¥15 信号傅里叶变换在matlab上遇到的小问题请求帮助
- ¥15 保护模式-系统加载-段寄存器
- ¥15 电脑桌面设定一个区域禁止鼠标操作