做fpga开发,使用verilog语言开发为什么还要进行仿真呢?
按照我的理解直接把代码下载到芯片上就好了,为什么还要进行仿真呢?
做fpga开发,使用verilog语言开发为什么还要进行仿真呢?
- 写回答
- 好问题 0 提建议
- 追加酬金
- 关注问题
- 邀请回答
-
1条回答
相关推荐 更多相似问题
点击登录
提问题
悬赏问题
- ¥15 内存管理的一段代码不是很理解
- ¥20 打开anaconda时卡在Loading applications无法进入界面
- ¥15 网页超时时间设置失效
- ¥15 有关绿色信贷毕业论文的问题
- ¥30 关于#机器人#的问题,如何解决?
- ¥15 求MATLAB函数ScalarLayerDisplay的代码
- ¥15 安卓如何自动执行检测到的NFC标签,无需再点确认
- ¥15 pyHM库mouse模块的ValueError错误
- ¥15 python opencv 摄像头 传感器
- ¥30 eMMC&Android&C&Linux