立秋6789 2022-11-24 11:42 采纳率: 89.7%
浏览 22
已结题

做fpga开发，使用verilog语言开发为什么还要进行仿真呢？

做fpga开发，使用verilog语言开发为什么还要进行仿真呢？
按照我的理解直接把代码下载到芯片上就好了，为什么还要进行仿真呢？

  • 写回答

1条回答 默认 最新

  • 老皮芽子 2022-11-24 11:49
    关注

    仿真是帮你了解发现代码中的错误
    一些简单的代码可能不需要仿真
    当一个稍微复杂一点的代码，在写代码的过程中不出错是小概率事件，出错是正常的。我们在进行仿真时能查看我们代码中的所有信号的变化。这对我们找BUG非常有帮助。
    一个较大的多人完成的工程，我们的每个小模块如果不经过仿真的验证，将这许多模块编写完再去烧片子验证，这就是灾难，这个团队的人会打架的

    本回答被题主选为最佳回答 , 对您是否有帮助呢?
    评论

报告相同问题？

问题事件

  • 系统已结题 12月2日
  • 已采纳回答 11月24日
  • 创建了问题 11月24日

悬赏问题

  • ¥15 求高通平台Softsim调试经验
  • ¥15 canal如何实现将mysql多张表(月表)采集入库到目标表中(一张表)？
  • ¥15 wpf ScrollViewer实现冻结左侧宽度w范围内的视图
  • ¥15 栅极驱动低侧烧毁MOSFET
  • ¥30 写segy数据时出错3
  • ¥100 linux下qt运行QCefView demo报错
  • ¥50 F1C100S下的红外解码IR_RX驱动问题
  • ¥20 基于matlab的航迹融合 航迹关联 航迹插补
  • ¥15 用Matlab实现图中的光线追迹
  • ¥15 联想笔记本开机出现系统更新界面