奋斗中的打工人 2022-11-24 11:42 采纳率: 96%
浏览 14
已结题

做fpga开发,使用verilog语言开发为什么还要进行仿真呢?

做fpga开发,使用verilog语言开发为什么还要进行仿真呢?
按照我的理解直接把代码下载到芯片上就好了,为什么还要进行仿真呢?

  • 写回答

1条回答 默认 最新

      报告相同问题?

      相关推荐 更多相似问题

      问题事件

      • 系统已结题 12月2日
      • 已采纳回答 11月24日
      • 创建了问题 11月24日

      悬赏问题

      • ¥15 Win7电脑开机出现硬件设置已更改
      • ¥15 vba代出现莫须有错误,都是一个个复制下来的为啥出错呢?
      • ¥15 /etc/vsftpd/vsftp.conf配置文件加了一行utf8_filesystem=YES之后,启动vsftpd报错
      • ¥15 W5100可以收广播,但是无法发出广播
      • ¥100 PCD点云排序和分割
      • ¥15 GG-CNN抓取数据集
      • ¥15 C++类和对象,多态性,继承,虚函数虚基类
      • ¥15 使用VS2019和Dev c++按%p输出地址,结果相差很大
      • ¥30 有偿解惑TINA老报错,求解惑
      • ¥15 arduino esp8266 编译问题