vivado生成的固件逻辑与代码不一致

Question

vivado生成的固件逻辑与代码不一致

请教一下各位，我在用vivado2019生成fpga固件的时候我发现有时候生成的固件的逻辑跟代码不一致，比如就是假如我里面有个功能模块已经调好了，然后过了几天我又生成了一下这个固件，结果上次本来已经调好的功能居然工作不正常了，然后我在这个模块里面加上ila调试信息，重新生成，然后这次功能居然又对了，请教一下各位遇到过这种问题没有以及有什么解决方案，谢谢

Answer 1

fpga 在综合后会优化代码，这个优化可能会影响你代码的逻辑，会优化掉你的一些逻辑。
在加入ila时，一些原本优化掉的信号或逻辑，由于信号中加入了ila ，这些优化会放弃，加了ila 反而使功能正常了。
这应该还是该模块的逻辑设计有问题。
也可以手动用 keep 去标记这些可能被优化掉的信号，强制编译器不优化这些信号

(*keep*) reg xxx 
(*keep*) wire xxx