ISE环境下编写的tb测试文件
定义了1个数组寄存器 reg [7:0] data[5:0]; 我想把这个数组中的数据通过串口发送出去，用如下方法逐个提取一个寄存器中的bit值，发现好像不对。应该怎么提取才对
verilog在tb文件中提取bit位
- 写回答
- 好问题 0 提建议
- 追加酬金
- 关注问题
分享- 邀请回答
-
1条回答 默认 最新
CodeBytes 2023-02-06 11:28关注该回答引用ChatGPT
请参考下面的解决方案，如果有帮助，还请点击 “采纳” 感谢支持！这个代码似乎有些问题：
1 变量i和j的循环终止条件写错了，应该是i<6, j<8；
2 变量j的循环更新语句错误，应该是j=j+1；
3 在发送寄存器data的每一位之前应该先将串口的发送引脚拉低，再发送数据；
4 变量datal[j]可能错误，如果需要发送数组data的第i个元素的第j位，可以写作data[i][j]
本回答被题主选为最佳回答 , 对您是否有帮助呢?解决 无用评论 打赏举报 分享
- 2023-02-06 09:59回答 1 已采纳 该回答引用ChatGPT请参考下面的解决方案，如果有帮助，还请点击 “采纳” 感谢支持！ 这个代码似乎有些问题： 1 变量i和j的循环终止条件写错了，应该是i<6, j<8； 2 变量j的
- 2022-10-18 23:17回答 2 已采纳 用两级 FIFO 最简单一级FIFO 写32位，读 4 位(最大8:1)二级FIFO 写4位，读 1 位
- 2022-07-27 13:10回答 2 已采纳 问题可能是出在 000: sum=0，cout=0; 这些语句。建议改成 000: begin sum=0; cout=0; end 。其他分支类似。或者你也可以把 sum，cout，拆分成两个alw
- 2020-12-19 00:54weixin_39897749的博客 1、读取文本数据读取文本数据都是先将数据写到mem中，然后在通过控制men的地址来一个一个的取数。示例代码如下：reg [11:0] data_src_mem[0:1023] ;//定义一个位宽为12bit，深度为1024的memreg [9:0] mem_addr;/...
- 2021-12-05 23:51回答 2 已采纳 case({sr9,sr8,sr7,sr6,sr5,sr4,sr3,sr2,sr1,sr0})在这条语句前加个 else 改成这样就没 latch 的警告了else case({sr9,sr8,sr7
- 2022-03-23 21:48回答 2 已采纳 reg o_rdy1_temp1; reg o_rdy1_temp2; wire spadbuffer_out_trigger; always @(posedge clk) begin if
- 2020-12-15 15:37回答 2 已采纳 这样截位是没问题的，buf没变化，要看下时钟、复位信号什么的是否都正常。或者你把代码贴上来我帮你看看。
- 2023-05-17 00:25m0_71484895的博客 /input和output中直接标位宽，不定义变量类型的话默认是wire类型。//8位二进制数，_仅用于方便观察，无意义。//assign类型变量都是wire，~代表按位取反。//testbench中变量要重新定义。//每过15秒+1，最后调用系统...
- 2022-06-15 20:59回答 1 已采纳 代码毛病比较多 module dds ( clk , reset , div , choose , data ); input [5:0] div ; input [1:0] choose ;
- 2022-02-17 14:38回答 2 已采纳 图文看得我有点疑惑，ram的数据位宽明显是14位啊，8位最大数值只能到255。 题主你想表达的是不是，一个数据位宽为14bit的ram，8个一组读写（一组数据位宽为14*8=112bit），共2268
- 2022-07-30 23:05回答 1 已采纳 module top_module( input [254:0] in, output [7:0] out ); integer i; always @(*) begin out =
- 2020-05-15 16:36tristan_tian的博客 endmodule tb： `timescale 1ns/1ns module tongbu_tb(); reg clka,clkb,a,rst; wire b,signal_outb; tongbu tongbu1(.clka(clka),.clkb(clkb),.pulse_ina(a),.pulse_outb(b),.rst_n(rst),.signal_outb(signal_outb...
- 2022-10-16 14:35回答 2 已采纳 对 就是2的addr_width次方
- 2022-06-23 16:53Lin_w_x的博客 Verilog 函数 关键词：函数，大小端转换，数码管译码 在 Verilog 中，可以利用任务（关键字为 task）或函数（关键字为 function），将重复性的行为级设计进行提取，并在多个地方调用，来避免重复代码的多次编写，使...
- 2022-02-14 09:44张江打工人的博客 【数字IC手撕代码】Verilog边沿检测电路(上升沿，下降沿，双边沿)|题目|原理|设计|仿真
- 没有解决我的问题, 去提问
问题事件
系统已结题
2月15日
已采纳回答
2月7日-
创建了问题
2月6日
悬赏问题
- ¥20 机器学习能否像多层线性模型一样处理嵌套数据
- ¥20 西门子S7-Graph,S7-300，梯形图
- ¥50 用易语言http 访问不了网页
- ¥50 safari浏览器fetch提交数据后数据丢失问题
- ¥15 matlab不知道怎么改，求解答！！
- ¥15 永磁直线电机的电流环pi调不出来
- ¥15 用stata实现聚类的代码
- ¥15 请问paddlehub能支持移动端开发吗？在Android studio上该如何部署？
- ¥20 docker里部署springboot项目，访问不到扬声器
- ¥15 netty整合springboot之后自动重连失效