我现在需要对Verilog HDL代码综合后的网表与RTL级源码通过FormalPro进行LEC逻辑等效性检查,来检查综合前后功能是否一致。
目前遇到的问题就是FormalPro这个软件还没有找到安装包,不知道从哪下载,各位专家有没有破解版的安装包可以发我下呀,什么版本的无所谓,只要能做等效性检查就可以,以及这个软件的使用方法,先谢谢大家了。
噢对,我在SIEMENS官网上只找到了这个软件的情况说明书,如下图,没有找到下载链接。
关于FormalPro的使用与下载
- 写回答
- 好问题 0 提建议
- 追加酬金
- 关注问题
- 邀请回答
-
1条回答 默认 最新
- 踢足球的阿坤 2023-02-17 22:41关注
FormalPro的下载及使用方法目前并不能公开提供,您可以通过联系SIEMENS公司来获得正版的安装包,同时可以询问关于FormalPro的使用方法。另外,您也可以在网上搜索一些FormalPro的教程,了解如何使用FormalPro,以及它的一些功能。
解决 无用评论 打赏 举报
悬赏问题
- ¥15 如何让企业微信机器人实现消息汇总整合
- ¥50 关于#ui#的问题:做yolov8的ui界面出现的问题
- ¥15 如何用Python爬取各高校教师公开的教育和工作经历
- ¥15 TLE9879QXA40 电机驱动
- ¥15 clion的参数提示怎么关闭
- ¥20 对于工程问题的非线性数学模型进行线性化
- ¥15 Mirare PLUS 进行密钥认证?(详解)
- ¥15 物体双站RCS和其组成阵列后的双站RCS关系验证
- ¥20 想用ollama做一个自己的AI数据库
- ¥15 关于qualoth编辑及缝合服装领子的问题解决方案探寻