我现在需要对Verilog HDL代码综合后的网表与RTL级源码通过FormalPro进行LEC逻辑等效性检查,来检查综合前后功能是否一致。
目前遇到的问题就是FormalPro这个软件还没有找到安装包,不知道从哪下载,各位专家有没有破解版的安装包可以发我下呀,什么版本的无所谓,只要能做等效性检查就可以,以及这个软件的使用方法,先谢谢大家了。
噢对,我在SIEMENS官网上只找到了这个软件的情况说明书,如下图,没有找到下载链接。
![](https://profile-avatar.csdnimg.cn/1cfb5b67c8e745bfb1471b1bb87d9097_little_white321.jpg!4)
关于FormalPro的使用与下载
- 写回答
- 好问题 0 提建议
- 追加酬金
- 关注问题
- 邀请回答
-
1条回答 默认 最新
- 踢足球的阿坤 2023-02-17 22:41关注
FormalPro的下载及使用方法目前并不能公开提供,您可以通过联系SIEMENS公司来获得正版的安装包,同时可以询问关于FormalPro的使用方法。另外,您也可以在网上搜索一些FormalPro的教程,了解如何使用FormalPro,以及它的一些功能。
解决 无用评论 打赏 举报
悬赏问题
- ¥15 黄永刚的晶体塑性子程序中输入的材料参数里的晶体取向参数是什么形式的?
- ¥20 数学建模来解决我这个问题
- ¥15 计算机网络ip分片偏移量计算头部是-20还是-40呀
- ¥15 stc15f2k60s2单片机关于流水灯,时钟,定时器,矩阵键盘等方面的综合问题
- ¥15 YOLOv8已有一个初步的检测模型,想利用这个模型对新的图片进行自动标注,生成labellmg可以识别的数据,再手动修改。如何操作?
- ¥30 NIRfast软件使用指导
- ¥20 matlab仿真问题,求功率谱密度
- ¥15 求micropython modbus-RTU 从机的代码或库?
- ¥15 django5安装失败
- ¥15 Java与Hbase相关问题