請問如何使用FPGA中的PLL鎖相環的IP核，連接外部信號導入此IP核中?

Question

目前使用的是fpga是EP4CE6E22C8N，quartus版本是15.1
遇到的問題是需要將外接的弦波信號導入fpga中利用他的pll鎖相環去做運算，目前調用ip核的部分都沒有問題，但是不會將外部信號輸入fpga的ip核中，請問該如何處理，程式碼該如何寫?

Answer 1

如果要将外部弦波信号导入FPGA的IP核中，可以参考以下的步骤进行设计：

1. 使用I/O端口将外部信号输入FPGA。

2. 使用FPGA的内部PLL锁相环将外部信号转换为FPGA可识别的信号，例如PWM讯号。

3. 将FPGA转换后的信号输入至IP核中，即可将外部弦波信号导入IP核中进行运算。

程式码的部分，可以参考FPGA对应的语言，例如Verilog、VHDL等，并利用Quartus软体进行程式编写。