2201_75873249 2023-03-19 14:06 采纳率: 100%
浏览 73
已结题

fpga仿真不太对 verilog

整数平方根 输入4位二进制整数。
实测正常 但是仿真不正确。

module project_51(
    input clk,    //时钟信号
    input [3:0]num,//输入4位二进制数
    output [3:0]led,   //输出4位二进制数
    output [1:0]gen   //输出整数平方根
    );
    reg [3:0]lastnum;
    reg [1:0]sqrt=00;
        
    assign led = num; //输出4位二进制数
    assign gen = sqrt;
    
always @(posedge clk)   //计算平方根
begin
    if (num != lastnum) sqrt=00;
    if ((sqrt+1)**2 <= num) sqrt = sqrt + 2'b01;
    lastnum = num;
end

endmodule

仿真文件

module sim_project_51;
    reg clk;
    reg [3:0]num;
    wire [3:0]led;
    wire [1:0]gen;
    project_51 uut(clk,num,led,gen);
 initial begin
   clk=0;
   num=0000;
 
 end
 always #10 clk=~clk;
 always #20 num=num+1;
    
endmodule

img

  感觉仿真中always那块没有循环....(刚开始学,不太会)
  • 写回答

2条回答 默认 最新

  • kyle_ic 2023-03-19 15:49
    关注
    1. 你这相当于一个周期循环一次,而你的tb给的num+1是每个周期+1,这样还没来得及循环,num就变了,自然always没循环起来
    2. 楼上将你的num的时间拖得足够长,这样always块自然就跑起来了,有循环的过程
    3. 如果想一个周期出结果,建议直接用for循环;如果想pipeline的出结果,建议给一个done的信号,判断是否循环完毕;否则为了保证4bit的num能足够时间实现算法,最少最少每个num保持16+个周期
    本回答被题主选为最佳回答 , 对您是否有帮助呢?
    评论
查看更多回答(1条)

报告相同问题?

问题事件

  • 已结题 (查看结题原因) 3月19日
  • 已采纳回答 3月19日
  • 修改了问题 3月19日
  • 修改了问题 3月19日
  • 展开全部

悬赏问题

  • ¥15 在获取boss直聘的聊天的时候只能获取到前40条聊天数据
  • ¥20 关于URL获取的参数,无法执行二选一查询
  • ¥15 液位控制,当液位超过高限时常开触点59闭合,直到液位低于低限时,断开
  • ¥15 marlin编译错误,如何解决?
  • ¥15 有偿四位数,节约算法和扫描算法
  • ¥15 VUE项目怎么运行,系统打不开
  • ¥50 pointpillars等目标检测算法怎么融合注意力机制
  • ¥20 Vs code Mac系统 PHP Debug调试环境配置
  • ¥60 大一项目课,微信小程序
  • ¥15 求视频摘要youtube和ovp数据集