2201_75873249 2023-03-19 14:06 采纳率: 100%
浏览 64
已结题

fpga仿真不太对 verilog

整数平方根 输入4位二进制整数。
实测正常 但是仿真不正确。

module project_51(
    input clk,    //时钟信号
    input [3:0]num,//输入4位二进制数
    output [3:0]led,   //输出4位二进制数
    output [1:0]gen   //输出整数平方根
    );
    reg [3:0]lastnum;
    reg [1:0]sqrt=00;
        
    assign led = num; //输出4位二进制数
    assign gen = sqrt;
    
always @(posedge clk)   //计算平方根
begin
    if (num != lastnum) sqrt=00;
    if ((sqrt+1)**2 <= num) sqrt = sqrt + 2'b01;
    lastnum = num;
end

endmodule

仿真文件

module sim_project_51;
    reg clk;
    reg [3:0]num;
    wire [3:0]led;
    wire [1:0]gen;
    project_51 uut(clk,num,led,gen);
 initial begin
   clk=0;
   num=0000;
 
 end
 always #10 clk=~clk;
 always #20 num=num+1;
    
endmodule

img

  感觉仿真中always那块没有循环....(刚开始学,不太会)
  • 写回答

2条回答 默认 最新

      报告相同问题?

      相关推荐 更多相似问题

      问题事件

      • 已结题 (查看结题原因) 3月19日
      • 已采纳回答 3月19日
      • 修改了问题 3月19日
      • 修改了问题 3月19日
      • 展开全部

      悬赏问题

      • ¥100 微信会员卡如何外接除本用户外的商户从而可以进行优惠支付
      • ¥50 关于github项目下载运行
      • ¥15 苹果手机删除了qq软件,qq文件怎么恢复
      • ¥20 用mips 人力编程排序问题(能在mars按要求运行)
      • ¥15 Verilog小型神经网络(单层反馈神经网络)
      • ¥15 设计一个数字钟,实现时分秒的显示
      • ¥15 Clion使用头文件链接两个cpp
      • ¥15 51单片机无法触发外部中断问题
      • ¥15 基于半监督,无监督的调制识别
      • ¥15 cst求 阵列 rcs 时候 频域 时域求解器 应该怎样设置 才让两者 计算结果 相似 请附图