Childhood Dreams80 2023-05-28 16:54 采纳率: 0%
浏览 44
已结题

vivado如何支持多维打包数组模式

问题遇到的现象和发生背景

vivado2019.2的程序： wire [0:INPUT_NUM-1][`WD:0] d_in = d;发生了打包维度错误

操作环境、软件版本等信息

vivado2019.2如何设置支持多维打包数组模式

  • 写回答

8条回答 默认 最新

  • 喝茶品人生 2023-05-28 16:57
    关注
    获得1.50元问题酬金

    tcl>>set_param pdm.multidimensional_support 1

    评论

报告相同问题？

  • 对vivado工程行为仿真，自动暂停？ fpga开发 硬件工程
    2022-05-11 15:41
    回答 1 已采纳 把激励文件贴出来，贴在代码区在 Simulation Sources 里面
  • 使用vivado dds ip核产生10MhZ的sin与cos 波形有错。 fpga开发 硬件工程
    2022-05-31 12:17
    回答 1 已采纳 你看下你的激励文件，时钟的频率被你整错了，看波形文件，你整成20ns 50MHz 的时钟了。看你的IP设置是需要100MHz 时钟的。
  • Vivado时序约束问题 fpga开发
    2022-06-23 12:16
    回答 1 已采纳 你的约束生效了，没有问题。你最后贴的图中没有 clk_10M_clk_wiz_0 to clk_5M_clk_wiz_0 这一条就说明你的约束生效了。
  • Vivado之导出硬件到SDK
    2020-08-10 22:22
    本系列的博客主要是进行基础的设置，为下一步的工作做准备，其中很重要的一个步骤就是导出硬件到SDK，由于IP，设计必须导出到SDK的设计中。
  • vivado pcie ip核工程搭建 fpga开发
    2022-05-12 16:52
    回答 1 已采纳 思路可行，不过myip 模块最好再与pcie之间加个中断信号。myip收到数据后通过中断告诉pcie的主机通过pcie读取数据。我写的一些文章，是关于pcie读写can的，你可以看下，希望能给你有些启
  • vivado生成400khz时钟 fpga开发
    2022-04-28 10:27
    回答 1 已采纳 可以的，不用担心误差。
  • 安装vivado2019.1时一直报错There is no valid Xilinx installation that this Update can be applied to”。 fpga开发 嵌入式硬件 硬件工程
    2022-07-31 01:46
    回答 1 已采纳 下载的是更新包，如果设备没有预装vivado的情况下就会出现这种问题；可以下载完整版本https://china.xilinx.com/support/download.html
  • vivado工程打包
    2022-04-27 21:37
    时光-易逝的博客 现在已经有了生成的语法模板，需要在修改下自己需要的新工程名称，并去掉一些不需要的功能使得看上去尽可能简洁明了:下面是一份来自vivado_riscv工程的参考：vivado-risc-v/vivado.tcl at master · timewh/vivado-...
  • vivado版本问题 fpga开发 windows
    2022-04-08 22:43
    回答 2 已采纳 建议提供一下你每一步执行以及返回结果的截图,还有报错信息 最后一张图直接翻译 当前的精化设置允许您使用精化的netlist执行I／o规划和约束相关的工作，但是这些设置减慢了netlist精化的速度
  • vivado的lic问题 fpga开发
    2022-04-15 20:13
    回答 1 已采纳 有的lic是和电脑的mac地址绑定的，别人能用你就不能用了。你可以自己申请一个，也可以在网上下载一个不绑定的
  • 关于Vivado程序无法生成比特流问题 fpga开发
    2023-03-20 15:17
    回答 1 已采纳 该回答引用GPTᴼᴾᴱᴺᴬᴵ这个问题可能是由于布线过程中出现了时序限制冲突导致的，具体可以参考以下步骤进行排查： 确认设计约束文件（XDC文件）是否正确设置，包括时钟约束、时序约束等。可以尝试重新生成
  • VIVADO HLS数组的优化
    2020-07-19 16:06
    朽月的博客 VIVADO HLS数组的优化项目简述数组的分割对数组采用Partition展开操作对一维数组采用Partition展开操作对多维数组采用Partition展开操作数组的映射和重组数组的MAP数组的ARRAY_RESHAPE总结 项目简述 前面一篇文章，...
  • vivado软件能否解决差分线的相对延迟 fpga开发
    2023-04-14 10:53
    回答 1 已采纳 难。在我的认识里无法通过软件解决你的问题。用 vivado 通过时序约束等只能解决普通管脚的延时我没见过可以约束 GTP/GTH 这样的高速差分专用管脚的延时
  • Vivado HLS数组优化、函数优化
    2022-10-11 16:42
    XiXi_happy的博客 目录 文章目录 参考文献 一、HLS数组优化目的 二、数组优化、函数优化结构 参考文献 【1】、(4条消息) VIVADO HLS数组的优化_朽月的博客-CSDN博客_hls数组优化 一、HLS数组优化目的 我们已经进行了讲解软件程序中最...
  • 第1讲 Vivado设计流程及使用模式.mp4
    2019-11-09 09:42
    Xilinx的FPGA开发环境Vivado使用教程，用于FPGA硬件开发，快速指导初学者入门，全程中文讲解。
  • Vivado HLS(High-level Synthesis)笔记六：数组优化
    2019-05-12 15:32
    月臻的博客 对于数组可以resource directive来明确告知HLS当前数组采用什么样的Memory（RAM、FIFO等）来实现，如果没有使用resource，Vivado HLS会自行决定采用单端口还是双端口（取决于哪种更好）； 数组最终会以Memory形式...
  • VIVADO 2021.2版本安装包及相关安装验证教程 百度网盘Xilinx_Unified_2021.2_1021_0703
    2022-09-21 19:58
    vivado2021.2 包含相关安装文件+安装验证文件，是百度网盘链接。 全部文件大小大概在72G左右，下载前请确保电脑内有相应大小的空间。 另附一份安装教程，可根据安装教程进行相应的安装。 本安装包仅供个人学习研究...
  • 数组 --- 二维数组的默认初始化值
    2020-12-30 14:12
    你的笑只是保护色的博客 二维数组的默认初始化值 针对于初始化方式一：int [][] [ ] [ ] arr=new int [][] [ 4 ] [ 3 ]； 外层元素的初始化值：地址值 内层元素的初始化值：与一维数组的初始化情况相同 针对于初始化方式二：int [][] [ ...
  • Vivado使用技巧（6）：支持的Verilog语法
    2019-01-15 16:07
    bleauchat的博客 复杂的电路设计通常使用自顶向下的设计方法，设计过程...Verilog便具有将ASM图表和电路框图用计算机语言表达的能力，本文将讲述Vivado综合支持的Verilog硬件描述语言； Verilog提供了行为化和结构化两方面的语言结...
  • 没有解决我的问题, 去提问

问题事件

  • 系统已结题 6月5日
  • 创建了问题 5月28日

悬赏问题

  • ¥15 求解 yolo算法问题
  • ¥15 虚拟机打包apk出现错误
  • ¥30 最小化遗憾贪心算法上界
  • ¥15 用visual studi code完成html页面
  • ¥15 聚类分析或者python进行数据分析
  • ¥15 三菱伺服电机按启动按钮有使能但不动作
  • ¥15 js，页面2返回页面1时定位进入的设备
  • ¥50 导入文件到网吧的电脑并且在重启之后不会被恢复
  • ¥15 （希望可以解决问题）ma和mb文件无法正常打开，打开后是空白，但是有正常内存占用，但可以在打开Maya应用程序后打开场景ma和mb格式。
  • ¥20 ML307A在使用AT命令连接EMQX平台的MQTT时被拒绝