chipyard生成.v文件在vivado综合失败

Question

chipyard生成.v文件在vivado综合失败
我利用rocc模块添加了用作FIR加速的新指令，通过了功能测试，加速性能为15倍左右

以下是rocketcore的config配置

class WithFIRRoCCAccel extends Config((site,here,up) => {
    case BuildRoCC => Seq(       
        (p:Parameters) => {
            val regWidth = 64 
            val firAccel = LazyModule(new FIRRoCCAccel(OpcodeSet.custom0, regWidth)(p))
            firAccel } ) })

class FIRAccelRocketConfig extends Config(
    new freechips.rocketchip.subsystem.WithFIRRoCCAccel++
    new freechips.rocketchip.subsystem.WithNBigCores(1) ++ // single rocket-core 
    new chipyard.config.AbstractConfig) 

目前想跑一下vivado综合看看资源消耗，generate_src中的v文件如下

用以上V文件跑综合失败，请问综合过程中是不需要SimDRAM/SimJTAG/SimUART/SimSerial这几个仿真用的V文件吗(我尝试删除了syntax error的部分，留下了空模块仍然综合错误)，或者是否需要在config部分添加fpga对应的配置才能使生成可综合的V文件？*
还请各位不吝赐教

Answer 1

如果只是Vivado综合失败，且message中无error信息
我之前遇到过

检查一下log信息，如果log信息里有TclStackFree: incorrect freePtr. Call out of sequence?，可能是因为计算机的名字不能为中文名，改为英文名就好