SssGy__ 2023-06-19 01:15 采纳率: 78.9%
浏览 12
已结题

数字逻辑电路——同步状态机 状态分配表

设计一个具有一个输入X、一个复位输入信号RET和一个输出Z的时钟同步状态机（时钟输入clk），Z=1的条件：连续4个时钟脉冲触发沿X的值为1010。否则Z输出为0。
关于这个的状态分配表怎么设计啊

  • 写回答

1条回答 默认 最新

  • 易只轻松熊 2023-06-19 01:37
    关注

    img

    评论

报告相同问题？

问题事件

  • 已结题 （查看结题原因） 6月23日
  • 创建了问题 6月19日