SssGy__ 2023-06-19 01:15 采纳率: 78.9%
浏览 12
已结题

数字逻辑电路——同步状态机 状态分配表

设计一个具有一个输入X、一个复位输入信号RET和一个输出Z的时钟同步状态机（时钟输入clk），Z=1的条件：连续4个时钟脉冲触发沿X的值为1010。否则Z输出为0。
关于这个的状态分配表怎么设计啊

  • 写回答

1条回答 默认 最新

  • 易只轻松熊 2023-06-19 01:37
    关注

    img

    评论

报告相同问题？

问题事件

  • 已结题 （查看结题原因） 6月23日
  • 创建了问题 6月19日

悬赏问题

  • ¥20 公众号如何实现点击超链接后自动发送文字
  • ¥15 用php隐藏类名和增加类名
  • ¥15 算法设计与分析课程的提问
  • ¥20 汇川小型plc控制小米微电机
  • ¥15 用MATLAB汇总拟合图
  • ¥15 智能除草机器人方案设计
  • ¥15 对接wps协作接口实现消息发送
  • ¥15 SQLite 出现“Database is locked” 如何解决？
  • ¥15 已经加了学校的隶属邮箱了，为什么还是进不去github education？😭
  • ¥15 求会做聚类，TCN的朋友有偿线上指导。以下是目前遇到的问题