Quartus出錯275033

想請教各位遇到多位元的port 該怎麼連接上呢?
我試著接上去後會出現Error

(275033): Can't find name for bus

感謝建議🙏
#verilog #quartus #FPGA

写回答
好问题 0 提建议
追加酬金
关注问题
分享
邀请回答
编辑收藏删除结题
收藏举报

2条回答默认最新

关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
山野码农 2023-06-27 15:03
关注
一根一根连

解决无用
评论打赏
分享
举报

评论

按下Enter换行，Ctrl+Enter发表内容

报告相同问题？

关注问题

quartus生成ip核文件格式提问 fpga开发嵌入式硬件
2022-11-13 19:25

回答 1 已采纳已解决。在编辑ip核最开始的部分，选择成了VHDL导致问题发生
Quartus调用Modelsim时出错（还未找到错误“模板”） fpga开发
2022-04-06 20:54

回答 1 已采纳已经解决了，附上大神链接，是管理员权限问题。https://blog.csdn.net/qq_59529218/article/details/120577875
Quartus无法仿真 fpga开发开发语言
2022-08-08 15:25

回答 1 已采纳俺自己解决啦！是在路径后面加上一个/就可以了
关于quartus生成IP核的仿真出错问题的解决
2020-07-27 09:42

总结来说，Quartus中生成IP核的仿真出错问题的解决通常涉及以下几个步骤： 1. 检查IP核是否为时间限制版，确保其未超过使用期限。 2. 修改Quartus的仿真设置，特别是EDA工具设置中的仿真选项，选择“none”以避免...
quartus编译都成功了引脚分配搜索不到输出怎么回事嵌入式硬件开发语言有问必答
2021-10-26 16:53

回答 1 已采纳很久没用 quartus 了，看你的问题应该是 top 顶层没有设置正确，应该把原理图这层设置成 top
quartus lite版verilog编译无问题，仿真出现错误指令 fpga开发嵌入式硬件硬件工程
2022-01-22 18:26

回答 1 已采纳知道了。这里的报错是指的是仿真时的do文件，而不是代码本身。在改上一个error时，把do文件里第5行代码删了，所以出现了该报错。并不是要删整行，是只需要删-novopt
quartus II13.1版本中仿真波形界面找不到simulation setting怎么解决 fpga开发
2022-04-27 14:06

回答 2 已采纳没有你这个版本的软件，试试assignments--setting，这个页面有没有。仿真基本都是用modelsim，很少有人用自带仿真器
quartusii的安装错误
2023-07-19 09:44

小天才dhsb的博客用quartus（64位）安装破解成功但是显示不支持器件，无法产生.sof文件，同时把bin64目录下的sys .dll文件破解也显示不支持器件。解决方法：按照教程在bin目录下破解并用32位软件，输出sof文件（不用64位）
Quartus 使用verilog语言实现脉冲按键电话显示， fpga开发帮助专区
2023-04-13 23:58

回答 5 已采纳引用new bing部分回答作答：以下是满足上述功能的Verilog代码示例： module phone_display( input wire clk, //时钟信号
在quartus II软件上基于VHDL语言实现八路彩灯的仿真开发语言
2023-03-09 10:53

回答 6 已采纳该回答引用GPTᴼᴾᴱᴺᴬᴵ以下是基于 VHDL 语言实现八路彩灯的仿真代码： library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGI
quartus 综合时只将部分子模块中的乘法器用DSP实现，子模块为相同代码例化 fpga开发
2023-04-19 14:37

回答 2 已采纳 assign a = {16{i_a}}; assign b = {16{i_b}}; assign {a1, a0} = a; assign {b1, b0} = b; wire
quartus ii 13.1一些常见的问题
2024-09-08 16:41

小~糖的博客对quartus ii 13.1 的使用进行总结
用quartus prime设计可控的100进制可逆计数器 fpga开发其他单片机
2022-06-09 20:20

回答 3 已采纳 1、按键需要通过边沿检测处理： always @ (posedge clk )begin key_buf0 <= plus_key; key_buf1 <= key_buf0;
嵌入式系统/ARM技术中的关于quartus生成IP核的仿真出错问题的解决
2020-11-06 21:30

然而，在使用Quartus生成和仿真IP核时，可能会遇到各种问题，本篇将探讨一种常见的错误——在EDA Netlist Writer阶段出错。首先，当用户尝试编译生成的fft.vhd文件时，会发现编译过程异常缓慢，这可能是因为文件...
引用 QuartusII tcl文件分配管脚方法
2020-08-03 09:28

在复杂的 FPGA 设计中，管脚分配是一项重要的任务，它直接影响到硬件设计的功能和性能。本文将详细介绍如何通过Quartus II的TCL（Tool Command Language）脚本来自动分配管脚，以提高设计效率。首先，理解管脚分配...
基于Quartus II 软件（VHDL）设计
2022-11-07 20:20

Vizio＜的博客基于Quartus II 软件设计流程
Quartus-II的初次使用
2022-03-11 14:48

J-JMF的博客 Quartus-II的初次使用前言一、自己用门电路设计一个D触发器，并进行仿真，时序波形验证1、工程创建2、描绘电路图二、使用步骤1.引入库2.读入数据总结前言 Quartus-II的安装教程点击此处 Modelsim的安装教程点击此处...
基于Quartus (Quartus Prime 17.1) Standard Edition平台FPGA设计常见错误总结
2023-04-05 16:49

物质波波波的博客基于Quartus (Quartus Prime 17.1) Standard Edition平台FPGA设计常见错误总结
Diamond/Quartus 工具的bug
2022-02-22 09:39

Ethan_WC的博客 Diamond /Quartus工具的bug (项目时间：2019.02.18) <涉及项目: Video_Switch_xxxxx> 平台: lattice ecp5 / altera cycloneV 发现了一个问题，就是不动代码,只加内嵌逻辑分析仪有时候会莫名其妙出错。把...
FPGA时序约束（二）利用Quartus18对Altera进行时序约束
2023-03-07 21:01

贾saisai的博客一些简单的程序，系统按照1000M去优化是没有问题的，但是复杂的程序就会出错了，这里用1000M去优化不是说明它按照最优效果去约束吗，答案是不是的，即使最简单的系统，如果不加入时序约束也是可能出问题的。...
没有解决我的问题, 去提问

问题事件

关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
创建了问题 6月27日

悬赏问题

¥15 防火墙的混合模式配置
¥15 Ubuntu不小心注销了要怎么恢复啊
¥15 win10电脑安装完plcsim advanced4.0运行时为什么会提示找不到虚拟网卡
¥15 安装powerbuilder10卡在安装程序正在运行这个页面没有下一步任何指令
¥15 关于mpi的问题：请问遇到这种情况需要怎么解决，出现这个问题后电脑不能进行mpi多核运行只能进行单核运行
¥50 微信聊天记录备份到电脑提示成功了，但还是没同步到电脑微信
¥15 python怎么在已有视频文件后添加新帧
¥20 虚幻UE引擎如何让多个同一个蓝图的NPC执行一样的动画,
¥15 fluent里模拟降膜反应的UDF编写
¥15 MYSQL 多表拼接link

Quartus出錯275033

2条回答 默认 最新

问题事件

悬赏问题

2条回答默认最新