在vscode里打开工程，所有文件第一行出现蓝色下划线，报的错是vlog - 66,新建工程也没有用，怎么解决，急!!昨天还好好的🙃
error:vlog - 66,新建工程也没有用，怎么解决，急!!
在vscode里打开工程，所有文件第一行出现蓝色下划线，报的错是vlog - 66,新建工程也没有用，怎么解决，急!!昨天还好好的🙃
- 写回答
- 好问题 0 提建议
- 关注问题
分享- 邀请回答
-
1条回答 默认 最新
- 2025-03-04 18:32偷懒君(°ー°〃)的博客 用vivado创建一个除法器ip核，点击【Run Simulation】会自动编译并运行ModelSim仿真。结果编译过程突然报这样的错，说什么丢失 ‘::’ 符号，用vlog编译verilog文件没毛病啊！仿真语言改为【Mixed】混合即可，栓Q！
- 2021-01-22 11:47木兮梓淅伏所伊的博客 问题显示： 原因：在generate for里面再加generate if会报错！ generate if里可以加assign，wire，reg，always等写法。
- 2023-02-17 21:34ying523458的博客 在路径C:\modeltech64_2019.2\modelsim.ini 找到modelsim.ini文件，搜索“voptflow”。如果modelsim.ini文件为只读属性，请先将属性改为 读写；...Modelsim 仿真时出现 Error (suppressible): (vlog-12110) ，如下图，
- 2022-03-08 14:48摘桃花换酒的博客 Error: (vlog-13067) :Syntax error, unexpected non-printable character with the hex value '0xef'. 我使用的是Gvim编辑器，为了使中文乱码显示正常，将.v文件另存为了“带有BOM的UTF-8”格式，中文显示正常...
- YprgDay的博客 Modelsim仿真时报错Error (vlog-7) Failed to open design unit file XXXXX in read mode的解决。
- maonanbeismile的博客 此错误是由于修改了info所在文件夹引起的，重新关联VS code和Modelsim即可解决，关联方法如下，https://blog.csdn.net/weixin_43828944/article/details/127574409?
- 2021-11-13 16:59vigorlogos的博客 Error: (vlog-7) Failed to open design unit file 问题 ...vivado无法调用外部仿真工具，提示错误：Error: (vlog-7) Failed to open design unit file 原因 文件路径名称过长 解决办法 将工程移动到根文件夹
- 2021-05-28 20:15Mr_liu_666的博客 看起来是文件占用或者是命名错误，而事实上，这个就是单纯的找不到文件而已——多半是你给的路径不对，或者是.v文件没有后缀之类的小问题。
- 2021-05-28 20:55Mr_liu_666的博客 Error: (vlog-7) Failed to open design unit file"d:A_2021IC_IEContestFPGALIU22_ethernet_testethernet_testsourceimportssrcutil_gmii_to_rgmii.v" in read mode.
- 2023-10-29 20:01小智5287的博客 问题背景： 1、使用vivado直接仿真的时候没有报错。 2、在vivado中调用modelsim的时候报错。 报错的代码： module iic_write( input clk, input rst, output scl, input en, inout sda ); reg scl； …… 报错的意思...
- 2022-11-09 17:48岳栎的博客 Vscode打开modelsim v文件时出现vlog-66报错的解决方法
- 2024-11-20 18:52
运行modelsim时报错不能找到某文件：Error: (vlog-7) Failed to open design unit file “../../../../../../OV5640+VGA+DQQ小冰（嵌入式版本）的博客 运行modelsim时报错不能找到某文件：Error: (vlog-7) Failed to open design unit file "../../../../../../OV5640+VGA+DDR/VSCODE/OV5640_VGA_DDR_TB.V" in read mode.成功打开MODELSIM.删除上述的红色文件。 - 2022-01-17 14:40薛定谔的bug~的博客 vivado无法调用modelsim仿真工具，提示错误：Error: (vlog-7) Failed to open design unit file “…” 原因 文件路径名称过长 解决办法 1.将工程移动到根文件夹。 2.将工程中无法打开的文件所在的路径变短，例如：...
- 2024-12-04 14:04仔仔_张的博客 解决方法： 工程路径太长了，可以减少工程目录。如果还是不能解决问题，只能说明你减少的目录层太少了。
- 2024-07-14 19:38bug菌¹的博客 本文收录于《CSDN问答解答》专栏，主要记录项目实战过程中的Bug之前因后果及提供真实有效的解决方案，希望能够助你一臂之力，帮你早日登顶实现财富自由；同时，欢迎大家关注&&收藏&&订阅！持续更新中，up！up！up！...
- 2017-12-13 23:38甲六乙的博客 今天用modelSIM编一个EEPROM模型，在夏新宇的《Verilog数字系统设计教程》的16.4节把模型的代码打上了，却出现了一个奇怪的错误，错误代码是vlog-66，这可把我搞得啊问了研二师哥，问了博士师哥，研二师哥过来一块搞...
- 2024-02-09 13:45一只小卡拉咪的博客 根据错误提示，是'len'的重复定义导致了如上错误。我们在端口中声明了一个'len'但是并未定义其变量类型，默认会被定义为input...通过以上修改就能解决这个错误了，这是Verilog中任务task的使用格式问题，简单记录一下。
- 2023-11-01 16:50UKR_FPGA_LY的博客 Modelsim error；Failed to open design unit file " " in read mode.
- 2018-01-27 16:24马中马的博客 但当我编写do文件来代替手动操作来进行仿真的时候，会出现Error: (vlog-7) Failed to open design unit file "D:/diamond" in read mode。 do文件编写如下： exit -sim vlib work vmap work work vlog...
- 没有解决我的问题, 去提问
问题事件
系统已结题
8月13日
专家已采纳回答
8月5日
创建了问题
7月7日