Verilog仿真vivado结果一直是X源代码
仿真代码
收起
当前问题酬金
¥ 0 (可追加 ¥500)
支付方式
扫码支付
支付金额 15 元
提供问题酬金的用户不参与问题酬金结算和分配
支付即为同意 《付费问题酬金结算规则》
clk_1sclk_3ms没赋初始值代码这样改output reg clk_3ms=0,output reg clk_1s=0);
报告相同问题?