xlinix FPGA V7中CPLL使用相邻quad参考时钟接入SOUTHREFCLK时，CPLL无法锁定

Question

gt口的参考时钟可以选择本quad的，也可以选择相邻的quad的，选择相邻quad的时候，接入SOUTHREFCLK或者NORTHREFCLK支持吗？我最近在试drp，按照技术手册上试，发现接到SOUTHREFCLK锁相环CPLL无法锁定，接到GTREFCLK锁相环CPLL可以锁定，不知道有没有遇到过类似问题的朋友，可以提供点思路吗

Answer 1

从你的描述来看，接入SOUTHREFCLK时，锁相环CPLL无法锁定，但接入GTREFCLK时可以锁定，这可能是由于信号兼容性或者连接配置的问题。建议你仔细检查连接配置，确保信号连接正确，并根据参考时钟的规格要求来选择合适的时钟源。