杨咩咩705 2023-08-17 16:17 采纳率: 50%
浏览 1
已结题

vivado找控制命令

已经有vivado关于控制舵机的程序，然后想知道是怎么个命令来控制电机，怎么寻找指令。用的蓝牙模块

  • 写回答

0条回答 默认 最新

    报告相同问题？

    • 对vivado工程行为仿真，自动暂停？ fpga开发 硬件工程
      2022-05-11 15:41
      回答 1 已采纳 把激励文件贴出来，贴在代码区在 Simulation Sources 里面
    • VIVADOIP核找不到打不开，找不到解决办法 fpga开发
      2021-12-25 15:02
      回答 1 已采纳 我之前也遇到过这个问题，通过这个解决了，你可以借鉴一下。https://support.xilinx.com/s/question/0D52E00006hpp7v/dputrd%E7%BC%96%E8
    • vivado版本问题 fpga开发 windows
      2022-04-08 22:43
      回答 2 已采纳 建议提供一下你每一步执行以及返回结果的截图,还有报错信息 最后一张图直接翻译 当前的精化设置允许您使用精化的netlist执行I／o规划和约束相关的工作，但是这些设置减慢了netlist精化的速度
    • Vivado下的TCL命令集合
      2016-10-25 16:30
      Vivado中的TCL命令集合包含了一套专门用于FPGA设计与开发的命令集，这些命令可以执行项目管理、设计分析、约束编辑、综合、实现、生成比特流等操作。 在Vivado的TCL命令集合中，很多命令随着时间的推移进行了更新，...
    • vivado pcie ip核工程搭建 fpga开发
      2022-05-12 16:52
      回答 1 已采纳 思路可行，不过myip 模块最好再与pcie之间加个中断信号。myip收到数据后通过中断告诉pcie的主机通过pcie读取数据。我写的一些文章，是关于pcie读写can的，你可以看下，希望能给你有些启
    • Vivado时序约束问题 fpga开发
      2022-06-23 12:16
      回答 1 已采纳 你的约束生效了，没有问题。你最后贴的图中没有 clk_10M_clk_wiz_0 to clk_5M_clk_wiz_0 这一条就说明你的约束生效了。
    • 使用vivado dds ip核产生10MhZ的sin与cos 波形有错。 fpga开发 硬件工程
      2022-05-31 12:17
      回答 1 已采纳 你看下你的激励文件，时钟的频率被你整错了，看波形文件，你整成20ns 50MHz 的时钟了。看你的IP设置是需要100MHz 时钟的。
    • IoT-Test:Vivado版本控制
      2021-04-26 18:01
      总结起来，"IoT-Test:Vivado版本控制"涉及到在Vivado环境下，利用Tcl和Git对物联网相关的硬件设计进行版本管理和协同开发。这不仅要求开发者熟悉HDL编程，还需要理解版本控制原理和Tcl脚本编写，以便高效地管理和...
    • vivado生成400khz时钟 fpga开发
      2022-04-28 10:27
      回答 1 已采纳 可以的，不用担心误差。
    • vivado由于launcher time out问题无法打开 fpga开发
      2023-02-13 14:04
      回答 2 已采纳 "Launcher time out" 错误通常意味着 Vivado 应用程序在启动过程中超时，无法正常加载。这可能是由于以下几个原因造成的：1、系统资源不足：如果系统内存或处理器不足，则可能无法启动
    • 关于Vivado程序无法生成比特流问题 fpga开发
      2023-03-20 15:17
      回答 1 已采纳 该回答引用GPTᴼᴾᴱᴺᴬᴵ这个问题可能是由于布线过程中出现了时序限制冲突导致的，具体可以参考以下步骤进行排查： 确认设计约束文件（XDC文件）是否正确设置，包括时钟约束、时序约束等。可以尝试重新生成
    • 微机原理实验vivado硬件平台
      2023-06-23 20:27
      Vivado 是由美国赛灵思公司（Xilinx）开发的一款综合型设计套件，支持 VHDL 和 Verilog HDL 语言，涵盖了项目管理、逻辑综合、布局布线、仿真、硬件编程等全过程。2018.3 版本不仅提供了强大的功能，而且优化了用户...
    • vivado的lic问题 fpga开发
      2022-04-15 20:13
      回答 1 已采纳 有的lic是和电脑的mac地址绑定的，别人能用你就不能用了。你可以自己申请一个，也可以在网上下载一个不绑定的
    • vivado 串行 I/O 硬件调试流程
      2024-04-25 22:14
      cckkppll的博客 vivado 串行 I/O 硬件调试流程
    • vivado开发的DDR3读写
      2024-04-25 08:51
      Vivado是一款综合性的设计套件，它提供了硬件描述语言（如Verilog或VHDL）的编译、仿真、综合、实现以及配置等功能，非常适合FPGA项目开发。 在描述中提到的“从DDR的自定义地址中读取数据”，意味着设计者已经实现...
    • vivado集成开发环境时序约束介绍
      2018-09-13 23:56
      Vivado集成开发环境是Xilinx公司推出的一款先进的设计套件，它被广泛应用于FPGA设计领域。在这个环境中，设计工程师可以完成从设计输入、综合、实现到生成用于下载到FPGA的比特流文件的整个过程。在现代数字设计中，...
    • vivado 使用 Tcl 命令来与 JTAG-to-AXI Master 核进行交互、使用 Tcl 命令来执行 ILA 测量
      2024-04-19 21:54
      cckkppll的博客 vivado 使用 Tcl 命令来与 JTAG-to-AXI Master 核进行交互、使用 Tcl 命令来执行 ILA 测量
    • fpga vivado verilog SPI 读写 LMH0387
      2022-06-25 14:27
      标题 "fpga vivado verilog SPI 读写 LMH0387" 涉及的是在FPGA（Field Programmable Gate Array）开发环境中，利用Xilinx的Vivado工具和Verilog硬件描述语言实现SPI（Serial Peripheral Interface）与LMH0387芯片...
    • Verilog实现示波器 基于Xilinx vivado工具开发。运行平台：
      2024-06-29 08:12
      Vivado是Xilinx提供的一个完整的硬件开发平台，集成了设计输入、仿真、综合、布线、验证以及比特流生成等功能。Vivado提供了直观的图形用户界面（GUI）和强大的命令行接口（CLI），使得开发者能高效地进行FPGA开发。...
    • 没有解决我的问题, 去提问

    问题事件

    • 系统已结题 8月25日
    • 创建了问题 8月17日

    悬赏问题

    • ¥15 汇编语言没有主程序吗？
    • ¥15 这个函数为什么会爆内存
    • ¥15 无法装系统，grub成了顽固拦路虎
    • ¥15 springboot aop 应用启动异常
    • ¥15 matlab有关债券凸性久期的代码
    • ¥15 lvgl v8.2定时器提前到来
    • ¥15 qtcp 发送数据时偶尔会遇到发送数据失败？用的MSVC编译器(标签-qt|关键词-tcp)
    • ¥15 cam_lidar_calibration报错
    • ¥15 拓扑学，凸集，紧集。。
    • ¥15 如何扩大AIS数据容量