vivado仿真时,时序逻辑赋值没有延迟

Question

vivado仿真时,我在用时序逻辑对输入变量进行赋值打拍的时候,打的一拍没有延迟,下面是我的程序截图

Answer 1

单纯的 verilog 逻辑仿真，赋值是没有没有延时的
赋值语句要认为的加上延时
比如,加 1 个时钟单位
a <= #1 b;