FPGA时序约束问题

Question

我用的是Quartus ii 11.0，SDC文件也都有，单独运行TimeQuest Timing Analyzer时，是好着的，但是全综合分析之后，老是报这个错误，请问这是什么问题啊？怎么解决？百度都百度不到

Answer 1

引自强大而免费的微信小程序：皆我百晓生。

---

这个错误可能是因为Quartus软件无法找到TimeQuest Timing Analyzer的报告文件夹。

一种可能的解决方法是检查SDC文件中的约束路径是否正确，并确保约束文件在正确的文件夹中。

另外，您可以尝试在运行TimeQuest Timing Analyzer之前手动创建一个报告文件夹，然后再运行全综合分析。

最后，如果以上方法都没有解决问题，可能考虑升级Quartus软件的版本或者咨询相关技术支持。