一组Quad如何同时驱动两路pcs/pma or gmii?

Question

用xilinx的KC705的板子，想用bank117上两路gtx，板载时钟125M，调用两个pcs/pma or gmii，一个配置share in core，一个配置是 share in example，两个ip核级联以后只能驱动一路，另一路ping不通，找了好久没找到问题点在哪

Answer 1

引自强大而免费的微信小程序：皆我百晓生。

问题描述：
使用Xilinx的KC705开发板，希望通过FPGA同时驱动两路GTX，并配置两个PCS/PMA或GMII核。其中一个核配置为“Share in Core”，另一个配置为“Share in Example”，但级联后只能驱动一路，另一路无法ping通。希望能够找到问题所在并给出解决方案。

思路分析：

1. 首先，需要确认是否正确地配置了两个PCS/PMA或GMII核，包括引脚映射、资源分配等方面。
2. 检查时钟和时钟域的配置，确保时钟信号正确驱动相关的模块和核。
3. 检查引脚约束文件，确保引脚映射和约束与硬件连接一致。
4. 分析相应的IP核和模块原理及功能，确保正确设置和配置。
5. 考虑是否有其他硬件或软件问题导致的通信失败，例如链路层协议、IP地址、MAC地址等。

解决方案：
下面将按照上述思路，对问题进行详细分析，并给出相应的解决方案。

1. 确认PCS/PMA或GMII核的配置：
需要确认两个核的配置是否正确，包括引脚映射、资源分配等。可以参考以下步骤进行确认：

1. 在Vivado中打开设计工程。
2. 检查两个PCS/PMA或GMII核的配置是否与硬件连接一致。
3. 检查核的参数设置，例如数据速率、时钟选择等是否正确。

如果发现配置有误，可以进行相应的修改，并重新生成比特流文件。

2. 检查时钟和时钟域的配置：
需要确保时钟信号正确驱动相关的模块和核。可以参考以下步骤进行检查：

1. 确认板载时钟125MHz是否正确连接到相关模块和核，并使能该时钟。
2. 检查时钟域的配置是否正确，特别是对于异步时钟域的处理。

可以使用Xilinx的时钟分析工具（Clocking Wizard）来检查和配置时钟相关的内容。

3. 检查引脚约束文件：
需要确保引脚映射和约束与硬件连接一致。可以参考以下步骤进行检查：

1. 打开Vivado工程中的约束文件，查看引脚映射和约束是否正确。
2. 检查与GTX相关的引脚约束，包括时钟、数据信号、复位信号等。

如果发现引脚约束有误，可以进行相应的修改，并重新生成比特流文件。

4. 分析IP核和模块原理及功能：
需要确保正确设置和配置相关的IP核和模块。可以参考以下步骤进行分析：

1. 查阅相关的IP核和模块的用户手册或技术文档，了解其原理和功能。
2. 检查每个IP核或模块的参数设置是否正确，例如数据帧格式、使能信号等。
3. 确认级联两个核的方式是否正确，包括时钟、数据线等的连接方式。

如果发现有配置错误，可以进行相应的修改，并重新生成比特流文件。

5. 检查其他硬件或软件问题：
需要考虑是否有其他硬件或软件问题导致通信失败。可以参考以下步骤进行检查：

1. 确认链路层协议、IP地址和MAC地址等的设置是否正确。
2. 使用Wireshark等网络分析工具，检查数据包的发送和接收情况。
3. 检查其他可能影响通信的硬件或软件问题，例如电源、线缆、驱动程序等。

如果发现有其他硬件或软件问题，需要逐一解决，并进行相应的调试和测试。

希望以上解决方案能够帮助你找到问题所在并解决它。如果有需要，可以提供相应的代码和更多详细信息进行进一步的分析和帮助。