关于FPGA PCIE AXI TLP

Question

本问题是关于xilinx FPGA 的。我的工程实现了一个pcie上的BAR空间，但该空间用PC软件读取时重复读取一个偏移时会导致主机PC卡死，蓝屏代码疑似为TLP完成超时，该bar空间由一个模块和3个ip核构成，模块内部的代码使用到了大量的AXI，还有相关的临时寄存器 重置 发送 接收逻辑，我想解决该BUG。如果有意向请通过站内私信联系我。只走平台

Answer 1

十、基于FPGA的PCIE协议介绍（一）_pcie4 cfg_fc_ph-CSDN博客 文章浏览阅读4.2k次，点赞2次，收藏55次。1. PCIe基础知识PCI-Express（peripheral component interconnect express）是一种高速串行计算机扩展总线标准。由英特尔在2001年提出的，旨在替代旧的PCI，PCI-X和AGP总线标准。PCIe 规范对于设备的设计采用分层的结构，有事务层、数据链路层和物理层组成，各层有都分为发送和接收两功能块。发送端：应用程序（设备核A）在事务层形成事务层包（TLP——Transaction Layer Package），储存在发送缓冲器里，等待推向下层。在数据链_pcie4 cfg_fc_ph https://blog.csdn.net/weixin_41838250/article/details/114919487