为什么一个月只能修改一次tot 2024-01-09 10:58 采纳率: 100%
浏览 6
已结题

Verilog编写SWORD板上的小游戏

是浙大数字逻辑设计的大程。本人大二，现在快要ddl了 但是这个学期没有怎么学数字逻辑设计、不求做什么很厉害的 是求做一个能交上去的有没有能指导我啊qaq

tag不会打抱歉qaq

  • 写回答

2条回答 默认 最新

  • IT工程师_二师兄 2024-01-09 11:09
    关注

    这个可以的呀，你把需求发给我看一下

    本回答被题主选为最佳回答 , 对您是否有帮助呢?
    评论
查看更多回答(1条)

报告相同问题？

  • Verilog HDL编写出现的问题 嵌入式硬件
    2023-01-05 01:34
    回答 2 已采纳 这段代码的主要问题是在模块定义中没有声明输入和输出的类型。可以通过在模块定义中加入输入输出类型来修正这个问题。例如： module scinstmem (input [31:0] a, output
  • Verilog HDL编写 c语言
    2022-12-27 22:32
    回答 5 已采纳 首先，你需要了解8421-余3BCD码转换的原理。8421-余3BCD码是一种用于表示十进制数的编码方式。8421BCD码将十进制数的每一位分别用4位二进制码表示，其中最高位总是0。余3BCD码则是在
  • 用verilog HDL语法编写 fpga开发
    2022-12-16 11:37
    回答 4 已采纳 参考： module counter50(input clk, input reset, output reg [7:0] count_out); reg [4:0] count; reg e
  • VERILOG语言编写的贪吃蛇小游戏
    2017-12-27 11:47
    本项目就是一个典型的例子，它利用VERILOG语言编写了一款贪吃蛇小游戏，可以在FPGA（Field-Programmable Gate Array）上直接运行。下面我们将详细探讨VERILOG语言在实现这款游戏中的应用，以及FPGA在游戏执行中的...
  • 用verilog HDL语法编写5 c语言 fpga开发
    2022-11-12 18:04
    回答 3 已采纳 3 个按键，选择，取消，确认采用数码滚动的方式，通过选择键选择数字 //初始密码是 1234 //需要录入修改密码，将sw[0]拨到 0 ，操作键盘输入密码，按确认就能将当前密码保存。 //将sw[
  • 用verilog HDL语法编写4 c语言 fpga开发
    2022-11-05 19:22
    回答 1 已采纳 module led_play ( input clk, //0.5MHz 时钟 input key0, //按键，低电平按下，
  • 用verilog HDL语法编写3 c语言 fpga开发
    2022-11-04 21:02
    回答 2 已采纳 `timescale 1ns / 1ns module led_cnt_sim(); reg clk; reg rst_n; reg
  • 华中科技大学 数电课程设计 数字逻辑 使用Verilog编写的洗衣机模拟程序，运行在FPGA板上 vivado项目工程源码.zip
    2020-02-07 23:18
    这篇文档将深入解析“华中科技大学 数电课程设计”中涉及的数字逻辑设计，特别是使用Verilog编程语言编写的洗衣机模拟程序，该程序能够在FPGA（Field-Programmable Gate Array）板上运行。我们将围绕Verilog编程、...
  • uart-1.rar_verilog编写的sci
    2022-09-15 01:03
    在给定的"uart-1.rar"压缩包中，包含了使用Verilog语言编写的SCI串口实现。Verilog是一种硬件描述语言，常用于数字逻辑设计和验证，包括创建各种接口和通信协议。 SCI串口的基本原理是通过数据线和控制线进行单向或...
  • Verilog设计实现俄罗斯方块游戏 嵌入式
    2023-09-02 02:01
    FollowMeCode的博客 本文使用Verilog语言设计和实现了一个简化版的嵌入式俄罗斯方块游戏。通过游戏区域、下落方块和相应的控制逻辑，实现了基本的游戏功能。读者可以根据需求进一步完善游戏的细节和功能，例如添加得分系统、难度递增等...
  • FPGA Verilog 规范 硬件描述语言 嵌入式 IEEE STD-1364
    2023-09-12 23:10
    资源包含IEEE Verilog-2001标准语法规范和IEEE Verilog-2005标准语法规范，标准定义了Verilog硬件描述语言（HDL）。 Verilog 硬件描述语言(HDL)是在这个标准中定义的。VerilogHDL 是一种正式的符号，用于电子系统...
  • ALU.rar_5671_FPGA verilog_himself19a_sunlightqyh_sword
    2022-09-24 23:56
    在这个名为"ALU.rar_5671_FPGA_verilog_himself19a_sunlightqyh_sword"的压缩包中，包含了一个使用Verilog语言编写的ALU设计，该设计是为Xilinx FPGA平台定制的，并且可以在SWORD开发板上直接运行和测试。...
  • Verilog编写VGA显示的小游戏
    2016-05-29 00:02
    Joyce_Ng的博客 实现的是一个我们都玩过的小游戏：一块移动挡板，一个飞来飞去的球，挡板需要把球挡住，没挡住就算输。 代码已上传github，地址是 https://github.com/Wujh1995/Verilog-VGA-game 开发平台：Xilinx ISE 开发语言：...
  • Counter.rar_嵌入式/单片机/硬件编程_Verilog_
    2021-08-09 23:53
    在电子设计自动化（EDA）领域，Verilog是一种广泛使用的硬件描述语言（HDL），用于设计、验证和模拟数字系统，包括嵌入式系统、单片机以及复杂的硬件电路。本项目"Counter.rar"聚焦于模可变减法器的实现，这是一种在...
  • 没有解决我的问题, 去提问

问题事件

  • 系统已结题 1月17日
  • 已采纳回答 1月9日
  • 创建了问题 1月9日

悬赏问题

  • ¥15 机器学习预测遇到的目标函数问题
  • ¥15 python的EOFError该怎么解决？
  • ¥15 Fluent，液体进入旋转区域体积分数不连续
  • ¥15 java linux下将docx文件转pdf
  • ¥15 maven无法下载依赖包
  • ¥15 关于pycharm, Callable[[str],bool]作为方法参数使用时, lambda 类型不提示问题
  • ¥15 layui数据重载无效
  • ¥15 寻找了解qq家园纵横四海的程序猿。
  • ¥15 optisystem
  • ¥15 VB.NET画图时的撤销编程