Active load 和 input termination这两种模式的问题

Question

我有一些问题：
1.假如我开启了active load这个功能，那是什么时候会运行呢，是只有我compare的时候才会生效，还是我run pattern时假如我的VIH/VIL 输入到DUT的电压大于或者小于设置的VT，就会有IOH/IOL
2.input termination这个功能我是不太明白他是干嘛的，什么时候用，有什么使用场景
有这个介绍：If the VT is enabled, driver will be driving VT voltage. If VT is disabled, the DM module will be in
high input impedance.
并且active load 和input termination这两个功能只能二选一

还有一个trisate是什么，干嘛用的

Answer 1

让阿豪来帮你解答，本回答参考chatgpt3.5编写提供，如果还有疑问可以评论或留言

1. active load功能是在run pattern时生效，当input voltage小于VT时，输出会被接到CC，大于VT时，输出会被接到GND，这样可以模拟实际芯片的情况。因此，只有run pattern时才会生效。 代码示例：

# 打开active load功能
p.set_active_load("DUT_pin", "enable") 

1. input termination功能是为了保证输入信号的质量，并减少信号反射。当输入信号通过长导线或者通过板子连接到芯片时，会产生较大的信号波动，使用input termination功能可以减小这种波动。一般适用于高速信号或长线连接的场景。 代码示例：

# 设置input termination resistors
p.set_input_term_resistance("DUT_pin", "500ohm")

1. tristate是一种输出模式，可以将输出电路设置为高阻态。在某些场景下需要控制输出是否产生影响，tristate功能可以使输出端变为高阻态，不对输入端或者其他输出端产生影响。 代码示例：

# 设置输出为高阻态
p.set_tristate("DUT_pin", "enable")