Xilinx GT IP无法配置为128b/130b模式

Question

IP Name：Xilinx Ultrascale FPGA Transceiver Wizard （1.7）
IP手册：PG182，PG576
现象：在配置此IP时希望将编码模式(Encoding/Decoding)选为128b/130b模式。但是未能找到。查阅PG182手册发现，手册中也未能找到128b/130b模式。

疑惑1：在IP配置界面中的“Advamced”选项中是可以选择“PCIe Gen3”，PCIe 3.0协议要求使用128B/130B编码。但是此IP又不能支持128b/130b编码，这岂不自相矛盾？
疑惑2：在《PG576 - UltraScale GTH Transceiver》手册中能看到GTH是包含128b/130b模式的。难道是融合在Xilinx PCIe 3.0 IP中的GTH模块是支持128b/130b的，单独使用GHT时是不支持128b/130b的？

Answer 1

以下内容由CHATGPT及笑面虎共同生成、有用望采纳：

---

【您想要解决的问题】： 您提问的目的是想要解决在配置Xilinx Ultrascale FPGA Transceiver Wizard (1.7) 时，无法将编码模式(Encoding/Decoding)选为128b/130b模式的问题。您希望了解为什么在配置界面中找不到128b/130b选项，并且对手册中提到的PCIe Gen3与128b/130b编码模式之间的关系感到疑惑。

【图片内容】：

1. 第一张图片显示了UltraScale FPGA Transceiver Wizard的配置界面，其中包含了Transceiver类型、PLL类型、线速率、参考时钟频率等配置选项，但没有明确显示128b/130b编码模式的选择。
2. 第二张图片提供了关于编码模式的更多信息，列出了不同的编码选项，包括Raw (no encoding)、8B/10B、Sync. gearbox for 64B/66B、Async. gearbox for 64B/66B等，但同样没有提到128b/130b。
3. 第三张图片是一个关于GTHE3/4_CHANNEL Primitive拓扑的图示，展示了PCIe、TX/RX Gearbox、TX/RX PMA等组件，但主要是架构图，并不直接关联到编码模式的选择问题。

【问题出现原因】： 根据您提供的信息，问题可能出现的原因包括：

• Ultrascale FPGA Transceiver Wizard的当前版本或配置界面可能不支持直接选择128b/130b编码模式。
• 手册中提到的PCIe Gen3可能是指在PCIe接口设计中，128b/130b编码是由其他部分的IP核（如PCIe硬核）处理，而不是直接在Transceiver Wizard中配置。

【问题解决方案】：

1. 确认您的FPGA型号和Transceiver Wizard版本是否支持128b/130b编码。如果不直接支持，可能需要使用其他方法或IP核来实现。
2. 查阅Xilinx的官方文档或联系技术支持，了解是否有更新的Wizard版本或配置方法可以支持128b/130b。
3. 如果128b/130b编码是通过PCIe硬核来实现的，确保您的设计中包含了正确的PCIe硬核配置，并且在Transceiver Wizard中选择了与PCIe硬核兼容的配置。

【提供代码】： 由于这是一个配置问题，而不是代码问题，因此没有具体的代码可以提供。但是，您可能需要在Transceiver Wizard中进行以下步骤：

• 确保选择了正确的Transceiver类型和PLL配置。
• 在“Advanced”选项中选择与PCIe兼容的配置，如“PCIe Gen3”。
• 如果需要128b/130b编码，检查是否有其他配置选项或附加的IP核可以实现这一点。

【代码运行方式】： 不适用，因为这是一个硬件配置问题，不涉及代码运行。

【代码预期运行结果】： 不适用，因为这是一个硬件配置问题，不涉及代码运行结果。

【推荐相关链接】：

• Xilinx官方文档
• UltraScale GTH Transceiver用户指南 (PG576)
• Xilinx社区论坛
• Xilinx官方技术支持