FPGA烧录sof，jic程序成功但不运行是怎么回事

Question

正点原子的新起点板子，烧录所有的例程，并且引脚约束都正确，但是烧录后出不来现象，被定义的引脚有电平但完全不变化，时钟不知道是否存在，这种情况是哪里出了问题

Answer 1

引自免费微信小程序：皆我百晓生

针对你提出的问题，关于FPGA烧录sof和jic程序成功但不运行的情况，我们可以从以下几个方面进行分析和排查：

1. 烧录过程确认：

   • 确保烧录过程没有错误，sof文件烧录成功。
   • 检查FPGA的状态指示灯，确认烧录后板子是否处于正常工作状态。

2. 硬件连接检查：

   • 检查所有硬件连接，包括FPGA与外设的连接，确保没有接错或者接触不良的情况。
   • 对于正点原子的新起点板子，核对引脚约束，确保所有定义的引脚都正确连接。

3. 时钟问题排查：

   • 确认FPGA的时钟输入是否正常。可以使用示波器或逻辑分析仪检查时钟信号。
   • 检查FPGA内部时钟生成和分配是否正常，可能的话，查看时钟配置是否正确。

4. 逻辑分析：

   • 使用逻辑分析仪捕获FPGA的运行状态，检查信号波形和时序是否正确。
   • 分析捕获的数据，查看是否有异常信号或时序错乱的情况。

5. 代码和配置检查：

   • 仔细检查编写的代码逻辑，确保程序流程正确，没有死锁或无限循环等问题。
   • 确认配置文件（约束文件）无误，与硬件设计相匹配。

6. 供电和功耗问题：

   • 检查FPGA的供电情况，确保电压稳定并满足FPGA的工作要求。
   • 如果功耗过大或过小可能导致运行不正常，关注电源质量和散热情况。

7. 软件调试：

   • 使用调试工具对软件进行调试，查看程序运行时的具体情况。
   • 检查是否有未初始化的变量、错误的内存访问或其他软件错误。

由于问题的复杂性，无法直接给出具体的代码样例或模拟图。但根据上述建议，你可以按照以下步骤进行排查：

1. 重新烧录程序，确保烧录过程无误。
2. 检查硬件连接和引脚约束。
3. 检查时钟信号。
4. 使用逻辑分析仪进行逻辑分析。
5. 仔细检查代码和配置。
6. 检查供电情况。
7. 进行软件调试。

如果在排查过程中遇到困难，你可以考虑查阅正点原子的相关文档、技术支持论坛或者联系技术支持获取更具体的帮助。同时，也可以加入相关的技术社区，与其他开发者交流经验，共同解决问题。