请问Xilinx AXI Crossbar Bar IP中对“Base Addr”这一选项的描述是什么意思？

请问Xilinx AXI Crossbar Bar IP中对“Base Addr”这一选项的描述是什么意思？
主要是不理解划蓝线的这一句话。
什么叫在[ADDR_WIDTH-1：0]范围内的低位全为0.如果现在AXI总线地址位宽为32bit，如果基地址的低32bit全为0，那基地址只能是0x1000_0000,0x2000_0000这种形式，显然不合理。如果我想把某一个MI接口的基地址设置为0x1000_1000怎么办？

写回答
好问题 0 提建议
关注问题
分享
邀请回答
编辑收藏删除
收藏举报

报告相同问题？

关注问题

Xilinx AXI Crossbar相关调试记录
2020-12-17 21:41

xielk_ustc的博客本文记录在使用Xilinx AXI Crossbar IPcore现象 ** AXI Crossbar IPcore设置如下** 使用AXI Crossbar 作为XDMA的AXILite接口的转接模块，调用了11个Master interfece。但是在对相应AXILite地址进行读写寄存器时，...
Xilinx AXI4系列IP核的使用
2023-10-17 14:54

青城扬沙的博客 Xilinx AXI4系列IP核的使用
xilinx axi_iic IP使用分享
2022-09-15 16:52

你叫我什么呀呀呀的博客 xilinx axi_iic仿真
Xilinx AXI USB2.0 Device IP 手册阅读笔记
2022-09-19 18:24

Bigbeea的博客（官网搜pg137也行）在Block Design中的样子：IP默认配置：很明显FPGA逻辑做主，USB设备做从拥有：1个Endpoint0，7个用户Endpoint包括32位寄存器，它为核心提供控制和状态信息，可以通过AXI Slave Interface访问。
AXI协议之AXILite开发设计（三）
2023-07-28 11:17

小灰灰的FPGA的博客本章内容介绍工程中使用的AXI Crossbar ip以及Block Design中可使用的AXI interconnect组件，通过搭建工程使用。AXI Crossbar IP生成，尤其是基地址仲裁选择，需要注意适配项目的应用场景，本文采用1Master2Slaver...
详解AXI4-Full接口（1）--什么是AXI4-Full接口？
2021-11-24 16:25

孤独的单刀的博客通过本文您会学到：什么事AXI-Full总线？
将Xilinx DDR3 MIG IP核的AXI_FULL接口封装成FIFO接口（含源码）
2024-04-04 22:41

电路_fpga的博客本文介绍了如何使用MIG IP的AXI_FULL接口封装FIFO，以替代以太网传输图片工程中的DDR3读写控制模块。文档详细阐述了MIG IP的AXI_FULL接口生成、参数设置、读写控制模块设计思路和实现细节。通过仿真验证了模块的正确...
Xilinx DDR3 MIG IP核设计（1）--MIG IP核是什么？如何配置MIG IP核？（Native接口）
2021-09-26 01:10

孤独的单刀的博客这篇文章会帮助您：1、了解Xilinx DDR3的IP；2、学习如何配置一个DDR3 的MIG IP核。
xilinx AXI CAN驱动开发
2024-04-05 11:22

FPGA_Linuxer的博客 CAN收发方案有很多，常见的解决方案通过是采用CAN收发芯片，例如最常用的SJA1000,xilinx直接将CAN协议栈用纯逻辑实现，AXI CAN是其中一种；因为xilinx提供了C驱动代码，这样用户直接通过AXI lite接口即可配置CAN芯片...
Xilinx AXI CAN
2021-03-02 22:54

一个早起的程序员的博客目录 1.AXI CAN框图 2.MicroBlaze扩展CAN接口 3.IP获取方式 1.AXI CAN框图 ...2.MicroBlaze扩展CAN接口 ...通过AXI接口，可以通过FPGA扩展出多个CAN节点，相当灵活。...关注【一个早起的程序员】。 ...
Xilinx UG934——AXI4-Stream Video IP（一）
2024-07-08 17:16

无聊的菜鸟的博客最近的项目中用到Xilinx FPGA做视频处理（主要是缩放和帧率转换），搜索一下官方资料，UG934算是一个总体介绍，学习一下。
Xilinx AXI Uartlite IP核的使用
2021-03-25 10:51

数字硬鉴的博客 Xilinx AXI Uartlite IP核的使用说明：通过AXI Uartlite IP核实现FPGA与PC的串口通信。环境：Vivado2018.3。 IP核：AXI Uartlite(2.0)。参考手册：pg142-axi-uartlite。 AXI协议资料：AXI 文章目录1.串口通信协议...
Xilinx AXI Interconnect相关知识汇总-AXI协议理解（三）
2021-01-13 23:25

Paul安的博客 xilinx的IP核很多都用到了AXI总线进行数据和指令传输。如果有多个设备需要使用AXI协议对AXI接口的BRAM进行读写，总线之间该如何进行仲裁，...Vivado有一个叫做AXI Interconnect(RTL)的IP核，这个IP核可以实现上述功能。
AXI Streaming FIFO IP核（三）：AXI Streaming FIFO IP的例化和内部寄存器
2024-09-09 16:06

小军要学习的博客如果任何 2 位错误在接收 FIFO 上检测到，ISR 中的 RFE2BE（接收 FIFO ECC 2 位错误）位被设置 2 位错误的数量被计数并存储在 Receive FIFO ECC Error 中计数器寄存器高 16 位，例如 [31：16]。如果在传输 FIFO 上...
Xilinx DDR3 MIG IP核设计--汇总导航
2021-12-09 19:38

孤独的单刀的博客快速上手Xilinx DDR3 IP核----汇总篇
没有解决我的问题, 去提问

问题事件

关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
系统已结题 11月8日
关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
修改了问题 10月31日
关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
创建了问题 10月31日

请问Xilinx AXI Crossbar Bar IP中对“Base Addr”这一选项的描述是什么意思？

0条回答 默认 最新

问题事件

0条回答默认最新