FPGA：vivado软件操作

Question

想问一下vivado软件的操作
目前是初学阶段，写了一个简单的异步复位触发器，在对比前仿和后仿的延时，但是我的timing summary没有数据，全都是NA，想问问这是为什么
behavioral：

post timing implementation：

timing summary：

纯自学了，上课没跟上之后一点都没听明白，现在操作全靠自己上网搜，，实在是看不懂，求解释

Answer 1

阿里嘎多学长整理AIGC生成，因移动端显示问题导致当前答案未能完全显示，请使用PC端查看更加详细的解答过程

FPGA：vivado软件操作

你遇到了一个问题，在使用Vivado软件时，写了一个简单的异步复位触发器，但是在对比前仿和后仿的延时时，timing summary中所有数据都是NA（Not Available）。这是为什么？

原因可能是你的设计没有被synthesized（合成），或者是synthesized后的设计没有被mapped到FPGA上。

在Vivado中，synthesis和implementation是两个独立的步骤。synthesis将RTL代码转换为netlist，而implementation将netlist映射到FPGA上。

在你的情况下，可能是你的设计没有被synthesized，或者是synthesized后的设计没有被mapped到FPGA上，这样就导致了timing summary中所有数据都是NA。

解决方法：

1. 检查你的设计是否被synthesized，可以在Vivado的Flow Navigator中查看synthesis的结果。
2. 如果你的设计没有被synthesized，可以尝试使用Vivado的synthesis工具来合成你的设计。
3. 如果你的设计已经被synthesized，但是timing summary中还是NA，可以尝试使用Vivado的implementation工具来映射你的设计到FPGA上。

如果你需要更多帮助，可以提供更多的信息，例如你的设计的代码和Vivado的版本号。