请教一个verilog调用fifo核的问题

调用了个FIFO的IP核，综合部过去，报错是illegal redeclaration of module XXX。
我的理解是变量声明重复，但是没有找到重复变量。
删掉了IP核，调用IP核生成时的文件.V核.NGC，综合通过。
想问下版上大神这是什么情况

写回答
好问题 0 提建议
追加酬金
关注问题
分享
邀请回答
编辑收藏删除结题
收藏举报

3条回答默认最新

关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
小灸舞 2016-05-30 07:24
关注
The *_synth.v file is erroneous and should be removed. Please delete this file from the ipcore_dir and "Clean Project Files" and synthesize again.

本回答被题主选为最佳回答 , 对您是否有帮助呢?

解决无用
评论打赏
分享
举报

评论

按下Enter换行，Ctrl+Enter发表内容

查看更多回答(2条)

报告相同问题？

关注问题

请教一个verilog调用fifo核的问题
2016-05-27 09:03

回答 3 已采纳 The *_synth.v file is erroneous and should be removed. Please delete this file from the ipcore_dir a
请各位帮看一个verilog语法问题 fpga开发
2021-09-22 18:30

回答 1 已采纳 15行语法错误。不能在 always 中列化 bcd
verilog一位全加器 fpga开发
2022-07-27 13:10

回答 2 已采纳问题可能是出在 000: sum=0，cout=0; 这些语句。建议改成 000: begin sum=0; cout=0; end 。其他分支类似。或者你也可以把 sum，cout，拆分成两个alw
verilog 层次化设计的简单问题 -- 如何调用底层模块
2012-10-16 17:14

Hustudent20080101的博客 color:rgb(144,94,64)">verilog 层次化设计的简单问题 -- 如何调用底层模块作者：剑桥石假设三个模块module top_m, bottom1_m, bottom2_m 分别存在于三个文件top.v, bottom1.v, bottom2.v
刚学verilog编程序有个问题问下
2017-12-16 01:47

回答 2 已采纳应该是不会，因为虽然两次取反，但是vhdl里这个其实构成一个完整的逻辑表达式，用对应的门电路连接，最终输出是不受影响的。
verilog 流水灯部分问题 arm stm32 单片机
2023-04-11 23:30

回答 1 已采纳以下内容部分参考ChatGPT模型：你的代码中缺少时钟信号的控制，可能导致仿真时rst=0后停止运行。你需要添加时钟信号，并在时钟上升沿或下降沿控制灯的状态改变。以下是一个简单的例子： modul
hdlbits网站上一个问题 fpga开发
2023-01-13 20:52

回答 2 已采纳这是双边沿触发器 //双边沿触发器 module dual_edge_module ( input clk, input d, output q ); re
Xilinx 常用模块汇总(verilog)【03】
2018-05-10 21:53

weixin_33895604的博客作者：桂。时间：2018-05-102018-05-1021:03:44 链接：... 前言 ...Xilinx 常用模块汇总(verilog)【01】 ...Xilinx 常用模块汇总(verilog)【02】 ...一、模块汇总 17- 自相关操...
verilog 语法问题 fpga开发
2022-10-09 23:56

回答 1 已采纳放上面错误，else 逻辑后面只有这一条语句有效的执行了else 逻辑。放下面正确，else 逻辑后面这一堆语句均有效的执行了else 逻辑。
verilog中的定义端口问题 fpga开发硬件工程
2021-12-05 23:51

回答 2 已采纳 case({sr9,sr8,sr7,sr6,sr5,sr4,sr3,sr2,sr1,sr0})在这条语句前加个 else 改成这样就没 latch 的警告了else case({sr9,sr8,sr7
Verilog如何实现同一个RAM中存放不同的数据？ fpga开发嵌入式硬件开发语言
2022-02-17 14:38

回答 2 已采纳图文看得我有点疑惑，ram的数据位宽明显是14位啊，8位最大数值只能到255。题主你想表达的是不是，一个数据位宽为14bit的ram，8个一组读写（一组数据位宽为14*8=112bit），共2268
电力电子转战数字IC——我的IC笔试（2022.10.14更新）
2022-09-27 16:18

广工陈奕湘的博客并编写一个module，在module中调用该program时运行打印的结果为1、2、3 一个RTL如图所示，正常工作时，复位后需要先通过AXI-lite总线配置B模块寄存器，再通过APB总线配置A模块寄存器，最后A模块接收输入数据，最终由...
Verilog HDL编写出现的问题嵌入式硬件
2023-01-05 01:34

回答 2 已采纳这段代码的主要问题是在模块定义中没有声明输入和输出的类型。可以通过在模块定义中加入输入输出类型来修正这个问题。例如： module scinstmem (input [31:0] a, output
【采坑专栏】【错误记录】起系统
2022-09-02 10:40

飞行的香蕉的博客程序中出现了相应的Verilog的关键字，有一个关键字列表，是一些不可以被定义为变量的名字的列表，这个需要注意。作者：集成电路基础与数字集成电路设计链接：https://www.jianshu.com/p/1251e40e121c 来源：简书 ...
计算机组成原理课程设计
2023-11-11 14:19

青竹小轩_的博客实验一一位全加器的设计与仿真实验二四位全加器的设计与仿真实验三 32位浮点乘法器的设计与仿真实验四简单运算器的设计与仿真实验五一位比较器的设计与仿真实验六八位比较器的设计与仿真实验七 1/2...
没有解决我的问题, 去提问

悬赏问题

¥15 多电路系统共用电源的串扰问题
¥15 slam rangenet++配置
¥15 有没有研究水声通信方面的帮我改俩matlab代码
¥15 对于相关问题的求解与代码
¥15 ubuntu子系统密码忘记
¥15 信号傅里叶变换在matlab上遇到的小问题请求帮助
¥15 保护模式-系统加载-段寄存器
¥15 电脑桌面设定一个区域禁止鼠标操作
¥15 求NPF226060磁芯的详细资料
¥15 使用R语言marginaleffects包进行边际效应图绘制

请教一个verilog调用fifo核的问题

3条回答 默认 最新

悬赏问题

3条回答默认最新