问题 关于 "Rocketchip Debug调试硬件相关"

Question

您好，
在https://blog.csdn.net/heyuming20062007/article/details/125594822?spm=1001.2014.3001.5502中，您提到
"最新版的dmInner的时钟由外部提供，debug_clock和debug_reset组成一对，该时钟虽然官方将其作为输入由user logic处理，但官方对该时钟的要求是和内核时钟同步，同时复位保持和debug_clock 1:1的关系。"
请问，

1. 用内核时钟作为debug_clock 可以吗? 不进行clock gating
2. 您能说明一下该怎么理解"复位保持和debug_clock 1:1的关系"?
   多谢解答 @远古架构师alanwu

Answer 1

1.可以使用内核时钟，但要注意上电以后是否提供内核时钟，如果上电以后内核时钟就有，那可以直接使用内核时钟，clock gating的作用是降低功耗，在不进行调试时减少dmi部分的功耗损失。clock gating是否使能可以通过debug相关的scala配置选项关闭，不需要修改RTL代码，当然改RTL代码也不复杂。
2.我的理解是时钟和复位成对出现，就是有debug_clock时钟，就有一个对应的复位信号debug_reset，而不是只有时钟，复位从JTAG TRST过来或者core reset过来。同样的，内核时钟和复位成对出现。