Willcheer 2018-12-06 09:16 采纳率: 0%
浏览 445

请教一个很菜的问题，关于fpga

图片说明图片说明

图片说明

程序跟仿真程序还有仿真图，为啥最后的仿真都是会错误呢? 我做的是一个移位相加乘法器 还有这个如何改为八位的呢

  • 写回答

3条回答

  • Willcheer 2018-12-06 09:16
    关注

    有人吗 可以麻烦看一下不

    评论

报告相同问题？

  • FPGA的verilog语言关于小数计算的问题？ fpga开发
    2022-01-03 10:23
    回答 1 已采纳 verilog 没有浮点数的定义，要实现小数，可以用定浮点的办法。比如将一个小数放大 2^N 倍后去处理。比如将一个小数放大256倍后，最后的8位是小数部分。假设我们只看这最后的8位，小数部分。000
  • 一个关于存储器赋值的小问题 fpga开发
    2022-04-23 15:52
    回答 2 已采纳 在 for 中对数组赋值时会有些不一样的变化for 按赋值的位宽对步长做调整。这只针对for 中赋值的常数给你贴点代码和对应的图，帮助你对这东西的理解 reg [3:0] xx; reg
  • FPGA开发板的晶振型号问题 fpga开发 嵌入式硬件 硬件工程
    2022-09-19 12:45
    回答 1 已采纳 可能是 SMD3225有源晶振，你可以核对一下尺寸 想要高精度的可以买同样封装 3225 的温补晶振 50.0000MHz温度补偿晶体振荡器在淘宝上就能买到
  • 一个草根码农的拼搏历程
    2018-03-22 18:26
    是悟能了的博客 声明：文章是我在无意中看到的，文章是很长，但是我认真地看完了，别人可以写出来那么多，我没理由连看完的毅力都没有，感触颇深，怎敢独享，应该分享给更多的人。我不认识主人公，不过希望他的经历可以激励更多正在...
  • fpga gtp无时钟信号输出的问题 fpga开发
    2023-02-16 14:02
    回答 9 已采纳 时间有些久，以前也遇到这个问题。有些映像VIVADO 的 GTP 的仿真非常慢，我记得需要跑 1 小时时间才能看到正确的波形。可能以前的电脑慢些。你耐心多等会吧。
  • FPGA视频传输的输出问题 fpga开发
    2022-03-24 21:39
    回答 2 已采纳 能用多个io输出，比如用24个io输出rgb24位色，在把时钟，行场同步输出，就能直接驱动一块lcd屏也可以用个简单的电路将这些io转换成vga显示接口，驱动vga显示器显示摄像头的画面
  • 有几个关于fpga的基础问题黑盒仿真，建立保持时间，和仿真覆盖理论。 fpga开发 硬件工程 问答团队
    2023-01-28 15:34
    回答 5 已采纳 1.FPGA的黑盒仿真是指使用FPGA来模拟系统的行为，但是不暴露其内部结构和实现细节。对应的是白盒仿真，它提供了系统的内部结构和实现细节。2.FPGA（可编程逻辑器件）可以通过设计时钟延迟线或使用内
  • 一个三流学校程序员的奋斗
    2016-05-31 17:30
    scx_white的博客 文章是转载的，我不是一个毅力很强的人，总得一些激励人的文章来激励自己   我也在一个三流的学校，在找有关考研的文章的时候看到这篇文章 觉得不错，不敢独享，拿出来共勉……   看完后我又一次...
  • FPGA输出音频相关问题 fpga开发 硬件工程
    2022-12-28 08:26
    回答 1 已采纳 望采纳！点击该回答右侧的“采纳”按钮即可采纳！！！我想到两种方法——一种方法是使用 ADDA 模块输出数字音频信号，然后使用外部数字-模拟转换器将数字信号转换为模拟信号，再通过扬声器输出音频。 另一种
  • RV1126与高云FPGA的MIPI交互问题求解 fpga开发 驱动开发
    2022-12-28 15:38
    回答 1 已采纳 答题不易，望你采纳听起来您遇到了从 FPGA 传输到 RV1126 的 MIPI 信号的问题，并且您收到一条错误消息，指出帧头和帧尾不匹配。这可能是由于各种问题造成的，包括 MIPI 信号本身的问题或
  • 有关FPGA定点数小数计算问题？ fpga开发 开发语言
    2021-12-30 16:40
    回答 1 已采纳 定点小数实际就是将一个小数放大2^N 倍。不能直接使用的，在使用时需要双方约定这是个放大了多少倍的定点小数。
  • 一个计算机程序员高手的成长 [转]
    2019-10-01 05:30
    akaoo905103的博客 这些日子我一直在写一个实时操作系统内核，已有小成了，等写完我会全部公开，希望能 够为国内IT的发展尽自己一份微薄的力量。最近看到很多学生朋友和我当年一样没有方向，所以把我的经历写出来与大家共勉，希望能给...
  • hdlbits网站上一个问题 fpga开发
    2023-01-13 20:52
    回答 2 已采纳 这是双边沿触发器 //双边沿触发器 module dual_edge_module ( input clk, input d, output q ); re
  • 一个典型程序员的IT 7年
    2019-09-14 19:50
    chenglong9727的博客 注：来自互联网，原文链接不详 声明：此文为多年前的一位程序员所写，相信很多人都看过，但论坛难免又进来...这些日子我一直在写一个实时操作系统内核，已有小成了，等写完我会全部公开，希望能够为国内IT的发展尽...
  • [转]一个计算机高手的成长
    2019-09-26 04:09
    dd_dd1234的博客 这些日子我一直在写一个实时操作系统内核，已有小成了，等写完我会全部公开，希望能够为国内IT的发展尽自己一份微薄的力量。最近看到很多学生朋友和我当年一样没有方向，所以把我的经历写出来与大家共勉，希望能给刚...
  • 没有解决我的问题, 去提问

悬赏问题

  • ¥15 c程序不知道为什么得不到结果
  • ¥40 复杂的限制性的商函数处理
  • ¥15 程序不包含适用于入口点的静态Main方法
  • ¥15 素材场景中光线烘焙后灯光失效
  • ¥15 请教一下各位，为什么我这个没有实现模拟点击
  • ¥15 执行 virtuoso 命令后，界面没有，cadence 启动不起来
  • ¥50 comfyui下连接animatediff节点生成视频质量非常差的原因
  • ¥20 有关区间dp的问题求解
  • ¥15 多电路系统共用电源的串扰问题
  • ¥15 slam rangenet++配置