您好，在看了您《数字调制解调技术的MATLAB与FPGA实现：ALTERA_VERILOG版》中关于FIR滤波器核的使用，在数据通过低通滤波器后，数据的位宽会扩展。那么之后想恢复到原来的数据位宽，之后应该做怎样的处理才能保证解调前和解调后数据的一致性？
0条回答 默认 最新
- 2022-10-18 23:17回答 2 已采纳 用两级 FIFO 最简单一级FIFO 写32位，读 4 位(最大8:1)二级FIFO 写4位，读 1 位
- 2021-09-22 20:48回答 1 已采纳 应该是扩展频带宽度。
- 2021-07-13 10:30该系统以FPGA为核心，前端采用16位模数转换芯片AD9269-80，后端则利用FPGA进行核脉冲信号的数字处理，包括波形降噪、梯形滤波、基线恢复、堆积识别、阈值判断和数据缓存等功能，进而提取出核脉冲的幅度信息和时间...
- 2024-03-07 00:30林聪木的博客 本文使用的数据集为欧空局（European Space Agency, ESA）提供的Sentinal-1 数据集，Sentinel-1是欧洲“哥白尼计划”的SAR卫星机群，主要是用于陆地和海 洋服务的极地轨道全天候昼夜雷达成像任务[ 34]。Sentinel-1A...
- 2022-07-07 15:51m0_47757655的博客 FPGA十分擅长同时做简单且重复的工作（并行计算）人工智能就有许多重复性、需要并行计算的工作如模式识别、图像处理，在通信领域，FPGA的低延时、可编程、低功耗的特点 开发流程... 基本结构：可编程输入/输出单元...
- 2023-04-28 00:14vipppn的博客 目录 第一章 数字芯片流程 5 第二章 数字电路基础 6 逻辑函数化简 6 竞争 冒险 7 组合逻辑设计 8 译码器 8 奇偶校验电路 9 数据比较器 10 全加器、半加器、超前进位加法器 10 CMOS 门电路 11 反相器知识 12 反相器...
- 2022-05-06 14:181T1R的通信菜鸟的博客 Serdes基础知识汇总 ...在开始了解高速接口的时候，必然会涉及到SerDes。...SerDes是Serializer/Deserializer的缩写，即串行器和解串器，顾名思义是一种将并行数据转换成串行数据发送，将接收的串行数据转换成并行数据的”
- 2023-05-09 09:21Vuko-wxh的博客 在FPGA和ASIC设计中，对于复位这个问题可以算是老生常谈了，但是也是最容易忽略的点。本文结合FPGA的相关示例，再谈一谈复位。（本文长度约六千字，请耐心阅读，本人水平有限，如有纰漏与错误，欢迎留言讨论）
- 2022-03-27 15:58Zokion的博客 复位信号简介 简介 在仿真中复位信号的基本作用是将电路强制到一个确定的状态。在实际设计中是否需要...在选择复位实现的策略之前，需要思考一些问题。比如 使用同步复位还是异步复位； 是否每个触发器都要收到复位
- 2020-12-04 11:03weixin_39950081的博客 多普勒展宽谱的低动量部分对应于正电子与传导电子或价电子湮没的动量信息，而高动量部分则主要反映了核心电子的动量分布信息。高纯锗探测器是核技术测量中的一种常用的探测器，可以将探测到的核射线转换为相应的电脉...
- 2021-11-08 23:41是刺猬吖的博客 假设第一级触发器的输入不满足其建立保持时间，它在第一个脉冲沿到来后输出的数据就为亚稳态，那么在下一个脉冲沿到来之前，其输出的亚稳态数据在一段恢复时间后必须稳定下来，而且稳定的数据必须满足第二级触发器...
- 2022-01-19 21:36Real-Staok的博客 对过去做过的、没做过的硬件概念、经验做的总结，广泛撷取、借鉴和整理，参考的公开文档、书籍和网络文章数量已经不可数。
- 2024-06-24 08:28大模型大数据攻城狮的博客 此外，通过部分分式展开等方法，Z变换还帮助我们设计滤波器、预测信号行为以及解决系统辨识问题，是理解离散时间信号与系统动态特性的强大工具。 何为频率响应？如何从系统函数H(z)求得？ 频率响应描述了一个系统对...
- 2023-05-15 22:35GGbao_的博客 UVM环境中的动态phase也是按照自下而上的顺序执行，但是task phase是需要消耗时间的，所以他并不是等到下面的phase执行完以后再去执行上面的phase，而是将这些run_phase同时通过fork...join_none的方式全部启动，...
- 2021-12-02 18:58Tracy喵喵的博客 在开始了解高速接口的时候，必然会涉及到SerDes，本篇博客主要是在阅读大量文献之后形成的转述和总结。serdes的知识点实际上非常多，并且很多文章论述的侧重点不一样，有的测重整体，有的着眼细节，我则综合提取，以...
- 2024-07-06 01:00冬 卉的博客 时钟和复位是FPGA设计的基础，本章总结了一些逻辑时钟复位设计、使用中出现的问题，给出了设计要点，避免后续问题重犯。时钟和复位，本文都先从板级谈起，再到FPGA芯片级，最后到模块级别。仅在此做部分总结，不足或...
- 2024-09-13 00:27cycf的博客 正变化：使用N的采样点，经过变换后输出N个频域的点。时域离散，频域也离散（连续非周期信号频谱连续，离散非周期信号频谱离散） 逆变换：频域的N点数据，输出的时域也是N点数据。 小结1：对于离散信号来说：正变换...
- 2023-09-25 05:25不吃葱的酸菜鱼的博客 input delay：时钟触发后信号信号到达输入端口前经过的延迟。output delay：输出端口输出信号后到下一个触发器采样前信号的传输延迟。
- 2023-04-18 13:15eachanm的博客 多周期路径规划是指在传输非同步数据到接收时钟域时配上一个同步的控制信号，数据和控制信号被同时发送到接收时钟域，同时控制信号在接收时钟域使用两级寄存器同步到接收时钟域，使用此同步后的控制信号来加载数据，...
- 2022-08-30 10:40BANANA_KAY的博客 数字抽取滤波器其中的一个作用就是为了避免信号频谱混叠，其措施就是通过设置合理的滤波器通带截止频率和阻带起始频率，来限制最大输出信号频率，从而尽可能地抑制可能发生在高频部分的混叠。......
- 没有解决我的问题, 去提问
问题事件
系统已结题
11月6日
创建了问题
10月29日
悬赏问题
- ¥15 欧拉系统opt目录空间使用100%
- ¥15 ul做导航栏格式不对怎么改？
- ¥20 用户端如何上传图片到服务器和数据库里
- ¥15 现在研究生在烦开题，看了一些文献，但不知道自己要做什么，求指导。
- ¥30 vivado封装时总是显示缺少一个dcp文件
- ¥100 pxe uefi启动 tinycore
- ¥15 我pycharm运行jupyter时出现Jupyter server process exited with code 1,然后打开cmd显示如下
- ¥15 可否使用carsim-simulink进行四轮独立转向汽车的联合仿真，实现四轮独立转向汽车原地旋转、斜向形式、横移等动作，如果可以的话在carsim中如何进行相应设置
- ¥15 Caché 2016 在Java环境通过jdbc 执行sql报Parameter list mismatch错误，但是同样的sql使用连接工具可以查询出数据
- ¥15 疾病的获得与年龄是否有关