Cadence仿真波形图问题求解

Cadence去跑仿真比如简单的dc温度扫描和ac频率扫描都出不来波形图，就是几乎所有的仿真都出不来图，以前都是直接mainform点击就弹出来，而且日志都有数据就是出不来波形图，请问有可以帮忙指导一下吗？

写回答
好问题 0 提建议
追加酬金
关注问题
分享
邀请回答
编辑收藏删除结题
收藏举报

报告相同问题？

关注问题

请问怎么在cadence仿真软件中找到力敏电阻（不是压敏电阻） linux 硬件工程集成测试
2023-03-26 23:51

回答 1 已采纳打开 Virtuoso Layout Editing 工具，打开你的电路设计文件。在工具栏中选择 "Place Instance"（放置实例）按钮，或使用快捷键 "i"。在 "Select Ins
请问这个在cadence 里是哪个元件？硬件工程驱动开发
2023-01-06 16:07

回答 2 已采纳图中的这个原件很可能是自己造的这东西就是个跳线，在线路设计中对某个信号的高低电平无法把握时，常用跳线来设置这个信号。图中的这个东西，也是个跳线，在电路板上是两组离的很近的焊盘，通过焊锡短接的方式来实现
Cadence用ocean脚本导出仿真数据出错测试工具
2021-10-19 23:17

回答 1 已采纳修改以后的ocean脚本如下 ;; open the simulation result in "Dir" openResults("/home/vikinglan/pll_tsmc013/simul
cadence IC617仿真记录有源电流镜
2022-04-23 14:56

⛇的博客启动，绘制电路图如下标题由于库文件特点，尾电流的偏置只要500mV 1.DC扫描，观察输入输出电压共模范围点击Setup→Stimuli 点击Vin1，设置如下在DC voltage栏输入VCM1，最后点击Change保存修改。 ...
cadence17.4启动失败，缺少xx.dll文件，怎么处理硬件工程
2023-02-10 14:30

回答 2 已采纳看下你的Cadence安装目录下有没有cdn_orBCGCBPRO64.dll，有的话就重新设置一下环境变量。没有的话就重装cadence
Cadence17.4 auro r a无法进行阻抗分析 pcb工艺硬件工程
2023-04-19 10:51

回答 4 已采纳以下答案由GPT-3.5大模型与博主波罗歌共同编写：这个错误是由于SPM（Signal Pair Model）文件引起的。这个文件通常用于电路板的阻抗分析。错误信息中提到了错误日志，请先查看日志文件并
AD软件绘制电路图有的电阻里面带有DNP字样。如何添加这类器件嵌入式硬件
2022-05-18 16:02

回答 1 已采纳无视就好，你只要弄明白是干啥的就好了元件比如电阻一般就机器贴片或者手动焊接，如果对贴片或者焊接有特殊要求你备注在元件的Comment属性里就好
关于Cadence中的仿真们
2021-03-22 20:44

AdelaideLiu的博客 1、PXF仿真与PAC仿真的区别 PAC是类似AC分析的一种小信号分析，只是AC分析针对的是简单的DC工作点，而PAC是周期时变工作点，当小正弦信号施加到周期时变线性电路的时候，电路得到各次谐波的响应，PAC计算这一系列的...
Uber Cadence活动的单元测试上下文
2019-04-25 01:20

回答 1 已采纳 Use TestActivityEnvironment: import ( "go.uber.org/cadence/testsuite" "go.uber.org/cadenc
根据外部（例如使用者）输入变更Uber Cadence睡眠时间
2019-04-25 01:27

回答 1 已采纳 Here is code snippet for what you are looking for func SampleTimerWorkflow(ctx workflow.Context,
QFN封装的散热引脚怎么设计 dsp开发 pcb工艺
2021-11-02 15:34

回答 2 已采纳 1：一定要画2：批量产品，机器焊接，这个焊盘需要打几个孔，一般是我们常用的0.3mm的孔就行，看封装，还可以再小一点。这几个孔可以均匀分布在这个焊盘下面，这些孔也是散热的途径。3：要是手工焊接，产品打
一阶RC低通滤波器——cadence virtuoso仿真
2023-10-17 21:23

香蕉不是布拿拿的博客今天在听B站上张鸿老师讲模拟集成电路第六章——Amp频率响应的时候讲到了一阶RC网络，自己对于这一部分知识的掌握略显生疏，于是在课后进行了仿真调试，将所得结果记录在此。
Uber Cadence：如何断言对工作流的调用（Sleep（）？）？
2019-04-25 01:29

回答 1 已采纳 It's possible to access the emulated time using the TestWorkflowEnvironment.Now() function. For ex
Spectre trans仿真不收敛，step极小怎么办？
2022-04-13 22:45

Clara_D的博客有的时候我们在做Spectre trans瞬态仿真时，也许会遇到不收敛的情况，log上面print出来的time step越来越小，甚至可能是10e-18的级别，导致仿真无法结束，这是怎么回事呢？不收敛的原因在Cadence的官方文档Spectre...
几款流行的电路仿真软件简介与学习资源分享
2022-09-22 21:11

徐晓康的博客的博客几款流行的电路仿真软件简介与学习资源分享，包括Pspice，LTspice，Multisim，Simulink等
DDR4信号完整性仿真
2023-08-08 23:10

athen21的博客使用SystemSI进行DDR的仿真流程，并对常见的问题进行说明。
【硬件学习之路】
2022-09-16 16:06

HIHTMYATBA的博客一个22年毕业的飞行器控制专业转电子的硬件小白，这篇文章将记录我实习以及工作经历，也就是自己的学习笔记啦。硬件本来就是一个需要积累的东西，学海无涯，希望...主要是学习绘制原理图，板上测试，FPGA代码的调试等。
数模混合仿真
2022-01-13 09:04

Carol0630的博客这样其实把Verilog netlist转成了原理图，在ADE里当成模拟电路仿真。数字电路很大，不可能当成模拟电路仿真，就只能AMS，用现有的AMS设置，加上 -v 把库里标准元的Verilog model文件也装进来，和Verilog网表一起...
Cadence Design Systems EDA介绍（三）--Spectre
2024-09-19 00:27

小蘑菇二号的博客 Spectre 是一款高性能的模拟和混合信号仿真工具，广泛应用于集成电路设计的验证阶段。它提供了多种类型的仿真功能，支持大规模电路的高效仿真，并具备强大的调试能力和自动化脚本支持。通过 Spectre，设计者可以高效...
Pspice仿真教程
2018-10-26 09:44

##### 一、绘制仿真原理图在PSPICEA/D仿真中，首先需要绘制电路原理图。这一过程涉及使用Cadence Capture CIS工具来构建电路模型。用户可以通过放置各种元件（如电阻、电容、晶体管等）来搭建所需的电路，并通过...
没有解决我的问题, 去提问

问题事件

关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
创建了问题今天

悬赏问题

¥60 Matlab联合CRUISE仿真编译dll文件报错
¥15 脱敏项目合作，ner需求合作
¥15 脱敏项目合作，ner需求合作
¥30 Matlab打开默认名称带有/的光谱数据
¥50 easyExcel模板动态单元格合并列
¥15 res.rows如何取值使用
¥15 在odoo17开发环境中，怎么实现库存管理系统，或独立模块设计与AGV小车对接？开发方面应如何设计和开发？请详细解释MES或WMS在与AGV小车对接时需完成的设计和开发
¥15 CSP算法实现EEG特征提取，哪一步错了？
¥15 游戏盾如何溯源服务器真实ip?需要30个字。后面的字是凑数的
¥15 vue3前端取消收藏的不会引用collectId

Cadence仿真波形图问题求解

0条回答 默认 最新

问题事件

悬赏问题

0条回答默认最新