如何在下图中添加适量门电路，使得4-16译码器有7位输出能和7段数码管连接，尽量给出logisim 的电路图谢谢
如何在下图中添加适量门电路，使得4-16译码器有7位输出能和7段数码管连接
如何在下图中添加适量门电路，使得4-16译码器有7位输出能和7段数码管连接，尽量给出logisim 的电路图谢谢
- 写回答
- 好问题 0 提建议
- 追加酬金
- 关注问题
分享- 邀请回答
-
0条回答 默认 最新
- 2021-10-29 19:00回答 2 已采纳 假设，8 个排成一条线的流水灯，一次只点亮一个LED ，由左到右慢慢点亮这叫流水灯，也叫走马灯。当流水灯变化很快的时候，这 8 个LED 在人的眼睛看就同时亮了，这叫扫描你的电路，让这 8 个数码管快
- 2022-05-07 00:42回答 1 已采纳 是要仿真图？电路图现成的了，按电路图画仿真即可，莫非电路图有问题。
- 2022-04-24 19:47回答 1 已采纳 这个要看模块的手册，看内部到底是什么芯片。帮你找到电路图了，CS1 CS2就是两个8位锁存器的CS脚，WR是锁存器的CLK脚。 第三篇：动态 8位数码管显示---亚龙23
- 2020-07-18 14:2638译码器有3个输入端口A、B、C和8个输出端口Y0-Y7。由输入端口控制输出端口的值 （2）为什么要使用38译码器 回想之前的驱动动态数码管的时候，一个段码端口控制显示的数字，一个com端口控制哪个......
- 2022-10-13 10:40回答 3 已采纳 地址译码，也就是地址空间片选信号的译码这题目是用3-8译码器实现A=020-02F 空间 0-F 共 16 个字节B=040-04F 空间 0-F 共 16 个字节C=070-07F 空间 0-F 共
- 2023-03-19 12:13回答 1 已采纳 参考GPT和自己的思路： 根据题目描述，3:8译码器有8位输出，但只有两个芯片需要连接，因此需要选择其中的两位输出连接。选择哪两位输出需要根据具体的应用场景来决定。如果需要控制的设备或器件需要的输出信
- 2022-06-29 18:37回答 1 已采纳 因为8255的地址要求90H～93H,那么A7～A0为1001000～1001011而看你的38译码器引脚接线号得出C对应 A4为1而B为A3为0,A为A2也为0所以对应Y4输出低电平
- 2017-05-26 19:413-8译码器是数字逻辑电路中的一个重要组成部分，它能够将3位二进制输入转换为8个不同的输出，用于驱动8个不同的设备或状态，这里用来控制数码管的8个段。 首先，拨码开关是一种常见的输入设备，通常有4到8位，用于...
- 2022-11-07 19:15回答 1 已采纳 用1Kx4的RAM和2kx8的ROM构成3Kx8的存储器最小内存块就是 1K要用 38 译码器做简单的片选译码最小内存块必须是 1K 起始地址必须是 0 或 0x400 的整数倍0x0500 不是 0
- 2022-02-18 20:43回答 1 已采纳 兄弟，getchar只读取一个字符，gets才是读取字符串
- 2022-05-16 23:29回答 1 已采纳 打眼一看，创建的树没传出来，要不先建个伪根节点进去建树，要不把建的树作为返回值返回出来。函数的参数只是形参，在函数里怎么修改也不会影响原来的变量的值。其他函数类似。还有参数类型，C不能传&引用，传指针
- 2019-10-14 18:48mjsumj的博客 1.用2片3-8 译码器拼接成4-16 译码器 2.仿真验证电路的正确性 3.注意观察输出信号的毛刺（竞争冒险） 二、实验步骤 本实验由Quartus软件来实现，过程如下： 首先建立一个新项目（我建立的项目名称为lq），再在该...
- 2023-01-31 16:08回答 2 已采纳 从现象推导数码管的位没控制好，控制好的位不开启是不会有段显示的。
- 2020-11-11 16:30weixin_39625975的博客 共阴极则是把所有LED的阴极连接到共同...判断公阴极和公阳极找公共共阴和公共共阳：首先，我们找个电源(3到5伏)和1个1K(几百欧的也行)的电阻，VCC串接个电阻后和GND接在任意2个脚上，组合有很多，但总有一个LED会...
- 2021-11-21 15:10泰西颖的博客 用拨码开关产生 0000~1111，FPGA 器件产生译码电路，把 16 进制数显示在 数码管上。 程序代码： module seg(d_in,a,b,c,d,e,f,g,dp,ds); input[3:0] d_in; output [7:0] ds; output a,b,c,d,e,f,g,dp; reg ...
- 2022-08-08 17:13adriaW的博客 基于3-8译码器的4-16译码器的实现 和 8-3优先编码器的实现
- 2018-04-15 14:57EyreG97的博客 基本步骤1....2．创建元件：（1）在新工程中创建两个新文件，在File/save as更改文件名和文件地址，在virlog HDL文件中输入代码如下，此代码中包含一个2-4线译码器。（2）.在左侧任务导航（project nav...
- 2021-04-22 20:25快乐的派大仙的博客 学习了2选一多路选择器之后，记下来又跟着小梅哥学习了3_8 译码器，学习了一些语法知识，然后自己仿照3_8译码器写出了4_16译码器,以此提高自己的写代码能力。 首先3_8译码器。就是很简单的3个输入，8个输出，因为3...
- 2021-07-03 11:20嵌入式逍遥的博客 一、实验目的和任务 掌握3 -8线译码器、4 -10线译码器的逻辑功能和使用方法。...译码器在数字系统中有广泛的应用，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。
- 没有解决我的问题, 去提问
问题事件
创建了问题
今天
悬赏问题
- ¥15 解决websocket跟c#客户端通信
- ¥30 Python调用dll文件输出Nan重置dll状态
- ¥15 浮动div的高度控制问题。
- ¥66 换电脑后应用程序报错
- ¥50 array数据同步问题
- ¥15 pic16F877a单片机的外部触发中断程序仿真失效
- ¥15 Matlab插值拟合差分微分规划图论
- ¥15 keil5 target not created
- ¥15 C/C++数据与算法请教
- ¥15 怎么找志同道合的伙伴