verilog实现I2C接口电路，老师说协议越复杂硬件越简单，怎么理解呢？求教
3条回答 默认 最新
起魔 2019-08-31 05:43关注用协议的复杂换取硬件接口上的简单，由于只有两根线，一根还是时钟，另一根就要兼顾输入和输出
看看相对应的SPI，有4根线，比I2C多一倍，但输入输出分开，一根时钟，一根使能，另外两根分别是输入和输出，写起来就会简单很多结果就是，我的SPI代码172行，花了一小时；I2C代码282行，花了一下午。可见区别
本回答被题主选为最佳回答 , 对您是否有帮助呢?解决 无用评论 打赏举报
分享
- 2017-10-30 06:46回答 3 已采纳 用协议的复杂换取硬件接口上的简单，由于只有两根线，一根还是时钟，另一根就要兼顾输入和输出 看看相对应的SPI，有4根线，比I2C多一倍，但输入输出分开，一根时钟，一根使能，另外两根分别是输入和输出，
- 2021-09-23 09:24回答 2 已采纳 module test (in, clk, rst_n, out); input in; input clk; input rst_n; output out; reg A;
- 2022-06-06 15:40回答 2 已采纳 把代码中的2 换成 7559 就行 integer i; reg [31:0] a[2:0]; //7560-1 reg [31:0] b
- 2022-11-28 14:07初雪白了头的博客 I2C总线产生于在80年代，最初为音频和视频设备开发，如今主要在服务器管理中使用，其中包括单个组件状态的通信。例如管理员可对各个组件进行查询，以管理系统的配置或掌握组件的功能状态，如电源和系统风扇。可随时...
- 2022-10-18 23:17回答 2 已采纳 用两级 FIFO 最简单一级FIFO 写32位，读 4 位(最大8:1)二级FIFO 写4位，读 1 位
- 2022-10-16 14:35回答 2 已采纳 对 就是2的addr_width次方
- 2023-04-13 23:58回答 5 已采纳 引用new bing部分回答作答：以下是满足上述功能的Verilog代码示例： module phone_display( input wire clk, //时钟信号
- 2017-08-15 20:04修改了原code中不合理的地方：1、不符合I2C标准的端口处理方式 2、增加io_pad接口模块 3、testbench中增加I2C协议上拉电路 4、修改了原设计中sda信号输出方式不完善的地方 5、修改了远设计中SDA,SCL初始状态
- 2015-07-25 07:58回答 1 已采纳 http://bbs.elecfans.com/forum.php?mod=viewthread&tid=467976
- 2022-03-23 21:48回答 2 已采纳 reg o_rdy1_temp1; reg o_rdy1_temp2; wire spadbuffer_out_trigger; always @(posedge clk) begin if
- 2022-02-17 14:38回答 2 已采纳 图文看得我有点疑惑，ram的数据位宽明显是14位啊，8位最大数值只能到255。 题主你想表达的是不是，一个数据位宽为14bit的ram，8个一组读写（一组数据位宽为14*8=112bit），共2268
- 2023-02-15 01:23潮水岩的博客 要用Verilog实现I2C slave，需要实现I2C协议的各个功能，包括接收和发送数据、响应起始信号、响应读/写命令等。实现过程需要设计一个有限状态机，来控制不同状态下的操作。 以下是一个简化版的Verilog代码示例： ...
- 2022-07-27 13:10回答 2 已采纳 问题可能是出在 000: sum=0，cout=0; 这些语句。建议改成 000: begin sum=0; cout=0; end 。其他分支类似。或者你也可以把 sum，cout，拆分成两个alw
- 2023-09-21 00:15讨厌黑眼圈的博客 I2C（Inter-Integrated Circuit）是一种串行通信协议，也被称为IIC（Inter-IC）。它由飞利浦（Philips）公司开发，并广泛用于连接各种集成电路（IC）之间的通信。iic属于半双工同步传输类型总线，即允许数据在发送和...
- 2020-07-09 09:53止涯丶的博客 I2C总线用于连接多个芯片，特别是在FPGA/CPLD中使用更是非常简便。 I2C项目 I2C概述 一个例子I2C slave(方法1) I2C slave 实例(方法2) I2C主机的一个例子 逻辑分析器，用于捕获实时I2C事务并在总线上进行...
- 没有解决我的问题, 去提问
