weixin_44845406 2021-07-21 17:53 采纳率: 100%
浏览 22

c语言调用verilog所需要的寄存器

嵌入式刚接触，请教一下啊
c语言怎么调用寄存器啊，有没有人分享一下实例啊

  • 写回答

1条回答 默认 最新

  • 有问必答小助手 2021-07-22 13:59
    关注

    你好，我是有问必答小助手，非常抱歉，本次您提出的有问必答问题，技术专家团超时未为您做出解答

    本次提问扣除的有问必答次数，将会以问答VIP体验卡（1次有问必答机会、商城购买实体图书享受95折优惠）的形式为您补发到账户。

    ​​​​因为有问必答VIP体验卡有效期仅有1天，您在需要使用的时候【私信】联系我，我会为您补发。

    评论

报告相同问题？

  • 关于verilog中的population count fpga开发 嵌入式实时数据库
    2022-07-30 23:05
    回答 1 已采纳 module top_module( input [254:0] in, output [7:0] out ); integer i; always @(*) begin out =
  • Verilog HDL编写 c语言
    2022-12-27 22:32
    回答 5 已采纳 首先，你需要了解8421-余3BCD码转换的原理。8421-余3BCD码是一种用于表示十进制数的编码方式。8421BCD码将十进制数的每一位分别用4位二进制码表示，其中最高位总是0。余3BCD码则是在
  • Verilog HDL编写出现的问题 嵌入式硬件
    2023-01-05 01:34
    回答 2 已采纳 这段代码的主要问题是在模块定义中没有声明输入和输出的类型。可以通过在模块定义中加入输入输出类型来修正这个问题。例如： module scinstmem (input [31:0] a, output
  • 嵌入式开发Verilog教程（三）——Verilog HDL基本语法汇总（上）
    2021-03-05 21:08
    嵌入式技术的博客 嵌入式开发Verilog教程（三）——Verilog HDL基本语法汇总前言一、简单的Verilog HDL模块1.1 Verilog HDL程序简单模块1.2 Verilog HDL程序模块结构 前言 Verilog HDL是一种用于数字逻辑电路设计的语言，它既是一种...
  • 用verilog HDL语法编写 c语言 fpga开发
    2022-10-27 13:39
    回答 3 已采纳 两部分代码有不少共用模块1Hz 分频0-23 计数0-49 计数7段LED数码管译码top_led_50led_cnt50_sim 测试激励代码top_led_24led_cnt24_sim 测试激励
  • verilog如何实现对应位置数据的运算？ fpga开发 嵌入式硬件 开发语言
    2022-06-06 15:40
    回答 2 已采纳 把代码中的2 换成 7559 就行 integer i; reg [31:0] a[2:0]; //7560-1 reg [31:0] b
  • 用verilog HDL语法编写5 c语言 fpga开发
    2022-11-12 18:04
    回答 3 已采纳 3 个按键，选择，取消，确认采用数码滚动的方式，通过选择键选择数字 //初始密码是 1234 //需要录入修改密码，将sw[0]拨到 0 ，操作键盘输入密码，按确认就能将当前密码保存。 //将sw[
  • Verilog 基础仿真文件编写
    2023-03-13 17:50
    背影疾风的博客 在学习Verilog的过程中，相信大家都陷入了一个怪圈，那就是对于写模块相当拿手，但是一到编写仿真激励的时候就开始“抓瞎”，不知从何写起，本人也是一样。发现问题就要积极解决问题，因此，总结一篇博客（今后会...
  • Verilog cout和sum c语言 fpga开发
    2022-06-30 22:50
    回答 1 已采纳 没说明cout和sum的位宽，猜测cout位宽是1sum位宽是3{cout,sum}=a+b+cin=3'b101+3'b100+1'b1=4b'1010cout=1b'1sum=3b'010=2
  • 用verilog HDL语法编写4 c语言 fpga开发
    2022-11-05 19:22
    回答 1 已采纳 module led_play ( input clk, //0.5MHz 时钟 input key0, //按键，低电平按下，
  • 嵌入式C语言面试题库
    2020-10-03 23:13
    看你的风的博客 嵌入式开发—C语言面试题 用预处理指令#define 声明一个常数，用以表明1年中有多少秒（忽略闰年问题） #define SECONDS_PER_YEAR (60 * 60 * 24 * 365)UL 我在这想看到几件事情： 1). #define 语法的基本知识...
  • FPGA-Verilog代码编写及项目设计总结
    2020-09-12 12:08
    吃兵不长肉的博客 因项目需要特地在网上找的开发经验、思想方法等很难得。在网上查到的觉得对于软件思维转硬件思维的易错点进行了非常详细的概括。收藏，转发 项目设计的易错点 1、永远要对你的设计的每一个细节了如指掌。 2、做好...
  • Verilog学习笔记（一）基本概念
    2021-04-06 11:49
    bjwhile的博客 Verilog学习笔记 文章目录Verilog学习笔记前言一、Verilog语言相关二、Verilog基本结构三、Verilog变量定义四...Verilog是一种硬件描述语言，与C语言不同，Verilog通常操作的对象是数字硬件系统，Verilog可以表示逻辑电
  • 嵌入式知识图谱WiKi（嵌入式开发/研发入门教程和路线图）
    2022-02-19 01:16
    才鲸嵌入式的博客 嵌入式知识图谱WiKi 作者 将狼才鲸 时间 2022-02-18 Gitee文档源文件仓库网址 才鲸 / 嵌入式知识图谱WiKi CSDN有图的文档阅读网址 嵌入式知识图谱WiKi Bilibili视频讲解网址（待完成） 才鲸嵌入式主页 ...
  • Verilog入门排雷指南
    2020-12-17 22:41
    Li_Yikai的博客 1、Verilog和C语言 不论是在哪本教材当中，都会告诉新手Verilog和C语言非常相似，很多语法是通用的。这在一定程度上减轻了学习的负担，但是也很容易给人造成先入为主的印象，容易陷入C语言的思维陷阱当中没法理解...
  • 没有解决我的问题, 去提问

问题事件

  • 创建了问题 7月21日

悬赏问题

  • ¥15 对于相关问题的求解与代码
  • ¥15 ubuntu子系统密码忘记
  • ¥15 信号傅里叶变换在matlab上遇到的小问题请求帮助
  • ¥15 保护模式-系统加载-段寄存器
  • ¥15 电脑桌面设定一个区域禁止鼠标操作
  • ¥15 求NPF226060磁芯的详细资料
  • ¥15 使用R语言marginaleffects包进行边际效应图绘制
  • ¥20 usb设备兼容性问题
  • ¥15 错误(10048): “调用exui内部功能”库命令的参数“参数4”不能接受空数据。怎么解决啊
  • ¥15 安装svn网络有问题怎么办