请教：
{cout,sum}=a+b+cin
a=3'b101, b=3'b100, cin=1'b1
请问：cout=？ sum=？
为什么sum答案是2
Verilog cout和sum
- 写回答
- 好问题 0 提建议
- 追加酬金
- 关注问题
分享- 邀请回答
-
1条回答 默认 最新
老皮芽子 2022-07-01 00:34关注没说明cout和sum的位宽，猜测
cout位宽是1
sum位宽是3
{cout,sum}=a+b+cin=3'b101+3'b100+1'b1=4b'1010
cout=1b'1
sum=3b'010=2本回答被题主选为最佳回答 , 对您是否有帮助呢?评论 打赏解决 1无用举报 分享
- 2022-06-30 22:50回答 1 已采纳 没说明cout和sum的位宽，猜测cout位宽是1sum位宽是3{cout,sum}=a+b+cin=3'b101+3'b100+1'b1=4b'1010cout=1b'1sum=3b'010=2
- 2022-01-03 10:23回答 1 已采纳 verilog 没有浮点数的定义，要实现小数，可以用定浮点的办法。比如将一个小数放大 2^N 倍后去处理。比如将一个小数放大256倍后，最后的8位是小数部分。假设我们只看这最后的8位，小数部分。000
- 2022-05-22 16:32回答 1 已采纳 不是没有东西，是有个逗号，表示和下一行的那个情况有相同的操作，2'b0x, 2'b0z: 执行的语句；是这个意思
- 2021-04-26 22:07Irresistible boy的博客 Verilog编程 什么是Verilog 门电路 逻辑相关 什么是Verilog Verilog HDL是一种用于数字系统设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型也称为模块。Verilog HDL既是一种行为描述的语言也是...
- 2021-09-23 09:24回答 2 已采纳 module test (in, clk, rst_n, out); input in; input clk; input rst_n; output out; reg A;
- 2022-09-28 17:54回答 1 已采纳 `timescale 1ns/1ns module testbench_select; reg a,b,c,d; reg s1,s2; wire o; param
- 2022-06-15 20:59回答 1 已采纳 代码毛病比较多 module dds ( clk , reset , div , choose , data ); input [5:0] div ; input [1:0] choose ;
- 2021-04-16 15:07高数有毒的博客 Verilog编程巩固记录一、HDLBits网站练习1.门电路2.组合电路3.时序电路二、7天学好Robei 一、HDLBits网站练习 进入HDLBits网址练习 总的参考链接：在这里 1.门电路 练习题目链接 与门 and gate module top_module...
- 2022-10-15 16:27回答 1 已采纳 这俩模块虽然是用了堵塞和非堵塞的赋值，但是在 always@(posedge clk) 模块中没有迭代，而是在时钟的边沿触发。这俩模块没区别。综合后的电路也会使一样的没区别。在 always@(pos
- 2021-09-03 16:19回答 2 已采纳 module edge_detect( input clk, input rst, input sig, output pos_edge, output n
- 2023-03-10 01:19回答 5 已采纳 该回答引用GPTᴼᴾᴱᴺᴬᴵ以下是一个基于Verilog HDL语言实现八路彩灯的仿真，并使用了module模块的例子： module ColorLightController( input
- 2021-04-27 10:59咩咩叫的闲鱼的博客 该电路现在有三根线（a，b，和out）。导线a和b已经通过输入端口将值驱动到导线上。但是，电线out目前不受任何驱动。写一个assign声明驱动器out与信号的ANDa和b。 （2）解决方案 module top_module( input a, ...
- 2017-12-16 01:47回答 2 已采纳 应该是不会，因为虽然两次取反，但是vhdl里这个其实构成一个完整的逻辑表达式，用对应的门电路连接，最终输出是不受影响的。
- 2021-04-25 20:30无由无的博客 文章目录一、在线Verilog编程网站学习1.门电路（1）与门（2）或非门（3）同或门2.组合电路（1）半加器 一、在线Verilog编程网站学习 在线编程官网Wire 1.门电路 （1）与门 选择与门 编写代码 module top_...
- 2020-07-30 00:01易逍遥D的博客 Verilog语言的层级 在Verilog硬件描述语言中，我们可以分许多层次对电路进行描述，每一层都有自己的特点。层次分为开关级、门级、数据流级、行为级。我们不能说必须使用哪一种层级来描述某 一个指定的电路，只要在...
- 没有解决我的问题, 去提问
问题事件
系统已结题
7月18日
已采纳回答
7月10日-
创建了问题
6月30日
悬赏问题
- ¥15 素材场景中光线烘焙后灯光失效
- ¥15 请教一下各位，为什么我这个没有实现模拟点击
- ¥15 执行 virtuoso 命令后，界面没有，cadence 启动不起来
- ¥50 comfyui下连接animatediff节点生成视频质量非常差的原因
- ¥20 有关区间dp的问题求解
- ¥15 多电路系统共用电源的串扰问题
- ¥15 slam rangenet++配置
- ¥15 有没有研究水声通信方面的帮我改俩matlab代码
- ¥15 ubuntu子系统密码忘记
- ¥15 保护模式-系统加载-段寄存器