我要怎么才能在HardwareSimulator上运行 或者怎么保存HDL文件 我在网上找都没有这种办法
想用HardwareSimulator 来运行一个HDL 代码 但是我在外部编辑器（vscode）里面编完以后保存不了HDL格式的文件
我要怎么才能在HardwareSimulator上运行 或者怎么保存HDL文件 我在网上找都没有这种办法
- 写回答
- 好问题 0 提建议
- 追加酬金
- 关注问题
分享- 邀请回答
-
0条回答 默认 最新
- 2023-03-10 01:19回答 5 已采纳 该回答引用GPTᴼᴾᴱᴺᴬᴵ以下是一个基于Verilog HDL语言实现八路彩灯的仿真，并使用了module模块的例子： module ColorLightController( input
- 2022-11-19 12:14回答 1 已采纳 4张图片答案不见得是正确的 1:B=16'h0021,C=16'h0127 2:V=1,W=1 3:b[i] (1):1, (2):1, (3):1, (4):0, out (5):10,(6
- 2022-12-16 11:37回答 4 已采纳 参考： module counter50(input clk, input reset, output reg [7:0] count_out); reg [4:0] count; reg e
- 2022-11-27 17:27电路_fpga的博客 工欲善其事，必先利其器，利用vscode搭建快速高效的Verilog HDL开发平台。
- 2022-11-12 18:04回答 3 已采纳 3 个按键，选择，取消，确认采用数码滚动的方式，通过选择键选择数字 //初始密码是 1234 //需要录入修改密码，将sw[0]拨到 0 ，操作键盘输入密码，按确认就能将当前密码保存。 //将sw[
- 2022-11-04 21:02回答 2 已采纳 `timescale 1ns / 1ns module led_cnt_sim(); reg clk; reg rst_n; reg
- 2022-11-05 19:22回答 1 已采纳 module led_play ( input clk, //0.5MHz 时钟 input key0, //按键，低电平按下，
- 2022-05-06 19:50基于cyclone FPGA的Verilog_HDL语言实现HDB3数字基带信号的编码器设计quartus9.1工程文件 module insert_b(Clk,Data_In,Data_OutB); input Clk; input[1:0] Data_In; output reg[1:0] Data_OutB; reg[1:0] Buffer[4]...
- 2021-05-23 00:25卷积神经网络加速器及其VerilogHDL代码自动生成设计
- 2021-01-19 23:151 引言 近30年来，由于微电子学和计算机科学的迅速发展，给EDA(电子设计自动化)行业带来了巨大的变化。特别是进入20世纪90年代后，电子系统已经从电路板级系统集成发展成为包括ASIC、FPGA和嵌入系统的多种模式。可以...
- 2023-08-31 14:02Admin1905的博客 Notepad++编辑器，运行Verilog HDL 代码
- 2021-05-28 23:06用HDL设计一个多功能数字钟，包含以下主要功能： 1.计时及校时，时间可以24小时制或12小时制显示 2.日历：显示年月日星期，及设定设定功能 3.跑表：启动/停止/保持显示/清除 4.闹钟：设定闹钟时间，整点提示
- 2020-11-25 14:321 引言 近30年来，由于微电子学和计算机科学的迅速发展，给EDA(电子设计自动化)行业带来了巨大的变化。特别是进入20世纪90年代后，电子系统已经从电路板级系统集成发展成为包括ASIC、FPGA和嵌入系统的多种模式。可以...
- 2023-10-19 00:59lleostar的博客 最近在研究FPGA的开发，于是需要用到Verilog。但是手头上只有一台M1芯片的Macbook air，本文综合多篇教程，基于vscode+iverilog+GTKwave，带你从零开始在MacBook上搭建Verilog编写与仿真的平台。
- 2024-02-06 19:58是ZZJin的博客 HDL Designer 2021.1 如何将默认编辑器修改为VsCode
- 2021-12-01 09:53Verilog HDL数据选择器工程文件
- 2022-09-24 10:31verilog-32位浮点加法器程序及代码解释
- 没有解决我的问题, 去提问
问题事件
系统已结题
10月21日
创建了问题
10月13日
悬赏问题
- ¥15 如何在scanpy上做差异基因和通路富集？
- ¥20 关于#硬件工程#的问题，请各位专家解答！
- ¥15 关于#matlab#的问题：期望的系统闭环传递函数为G(s)=wn^2/s^2+2¢wn+wn^2阻尼系数¢=0.707，使系统具有较小的超调量
- ¥15 FLUENT如何实现在堆积颗粒的上表面加载高斯热源
- ¥30 截图中的mathematics程序转换成matlab
- ¥15 动力学代码报错，维度不匹配
- ¥15 Power query添加列问题
- ¥50 Kubernetes&Fission&Eleasticsearch
- ¥15 報錯：Person is not mapped，如何解決？
- ¥15 c++头文件不能识别CDialog