greenapl1985 2021-11-17 11:42 采纳率: 50%
浏览 33
已结题

FPGA如何设计总线读取功能

有四百多个寄存器,如何设计总线读取功能?
目前我们公司的传统做法是使用MUX,但之前没有那么多寄存器,现在有个新的设计,需要实现四百多个寄存器。
所有的寄存器已经按功能分别打包到各个功能模块了,如果按公司传统做法,需要把寄存器的值输出,四百多个,我感觉太麻烦了。不知道有没有更好的办法呢。

总线的的协议解析模块是固化好的,我要实现的是把寄存器的值给这个解析模块,而不是直接给到总线接口,所以也不能用三态门来做。

  • 写回答

2条回答 默认 最新

  • 老皮芽子 2021-11-17 14:51
    关注

    FPGA 需要自己定义一个类似的二级总线。(一级是与CPU互联的总线)
    需要编写个模块将一级总线转成二级总线。
    图中是自己定义的FPGA内部模块读写的二级总线
    模块左边是输入,右边是输出

    img

    img

    本回答被题主选为最佳回答 , 对您是否有帮助呢?
    评论
查看更多回答(1条)

报告相同问题?

问题事件

  • 系统已结题 11月26日
  • 已采纳回答 11月18日
  • 创建了问题 11月17日

悬赏问题

  • ¥15 keil 5 编程智能家具,风扇台灯开关,人体感应等
  • ¥100 找一名渗透方面的专家
  • ¥20 使用Matlab gui设计一个插补小程序
  • ¥15 evo评估时曲线出现问题
  • ¥15 eNSP拓扑图配置实验
  • ¥20 有没有兄弟会替换fmod studio的.bank文件内的音效?
  • ¥20 如何解决访问网址被屏蔽的情况
  • ¥15 本地运行的vue2项目,使用内网穿透,前端界面一直转圈圈
  • ¥20 powerbuilder datawindow控件导出Excel数据,可不可以不自动覆盖原数据,而是在后面新插入入数据。
  • ¥15 telegram 问题