关于#fpga开发#的问题：想问一下Vivado FIFO IP核，但是写入数据后empty信号不发生变化

想问一下Vivado FIFO IP核，数据可以写入

，但是写入数据后empty信号不发生变化，也不读数，什么原因啊？

写回答
好问题 0 提建议
追加酬金
关注问题
分享
邀请回答
编辑收藏删除
收藏举报

1条回答默认最新

关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
老皮芽子 2023-10-09 15:23
关注
这现象最有可能是复位出问题了
你要把 FIFO 所有的引脚波形贴出来，
FIFO 的读时钟、写时钟、复位等信号的波形从复位开始都贴出来

本回答被题主选为最佳回答 , 对您是否有帮助呢?

解决无用
评论打赏
分享
举报

评论

按下Enter换行，Ctrl+Enter发表内容

报告相同问题？

关注问题

vivado pcie ip核工程搭建 fpga开发
2022-05-12 16:52

回答 1 已采纳思路可行，不过myip 模块最好再与pcie之间加个中断信号。myip收到数据后通过中断告诉pcie的主机通过pcie读取数据。我写的一些文章，是关于pcie读写can的，你可以看下，希望能给你有些启
VIVADOIP核找不到打不开，找不到解决办法 fpga开发
2021-12-25 15:02

回答 1 已采纳我之前也遇到过这个问题，通过这个解决了，你可以借鉴一下。https://support.xilinx.com/s/question/0D52E00006hpp7v/dputrd%E7%BC%96%E8
使用vivado dds ip核产生10MhZ的sin与cos 波形有错。 fpga开发硬件工程
2022-05-31 12:17

回答 1 已采纳你看下你的激励文件，时钟的频率被你整错了，看波形文件，你整成20ns 50MHz 的时钟了。看你的IP设置是需要100MHz 时钟的。
【FPGA】 Vivado FIFO IP核使用教程
2023-03-31 16:03

看时序写代码的博客它与FPGA内部的RAM和ROM的区别是没有外部读写地址线，采取顺序写入数据，顺序读出数据的方式，使用起来简单方便，由此带来的缺点就是不能像RAM和ROM那样可以由地址线决定读取或写入某个指定的地址。FIFO从输入时钟的...
vivado2019.2通过block memory生成的AXI4接口的IP核，testbench中想通过对ip核的输入端口赋值的方式模拟单次读请求，无法读取数据，arready信号始终没有拉高 fpga开发硬件工程
2022-05-15 22:30

回答 3 已采纳 resetn_i 不对，应该是先0后1 initial begin resetn_i <= 0; #100 resetn_i <= 1; end axi_bready
vivado 出现ip 核被锁定（运行upgrade_ip 也无效） fpga开发
2022-05-30 16:46

回答 2 已采纳已解决Open Block Design, 在tcl console输入下面这个命令后回车：set_property LOCK_UPGRADE false [get_bd_cells <IP名
VIVADO FFT中输入数据正负号问题 fpga开发
2022-03-29 16:58

回答 1 已采纳这个 IP 我没用过，也没研究过看你的说明 [47：24]为虚部，[23:0]为实部用法：数据赋给[23：0]，而高位则直接赋了24位0感觉没问题，你送的数据有正数、负数是有符号数，这样做没问题。FF
FPGA中FIFO的应用（三）——Vivado FIFO IP核的调用
2023-12-07 11:23

hi小瑞同学的博客摘要：介绍了Vivado FIFO IP核的配置，通过仿真分析了异步FIFO的读写数据过程。
vivado xDMA(PCIe)核数据传输原理解析（双口ram） fpga开发
2022-05-17 17:02

回答 1 已采纳要学会贴代码别贴图，要贴全，很多你忽略的没贴出来的代码往往是问题的关键。
低版本vivado打开高版本工程，ip核被锁 fpga开发
2021-11-05 15:47

回答 1 已采纳高版本 vivado 能打开低版本的工程是正常的。反过来，就不行。大多数的工具软件这么操作都不行的。如果你非要这么操作，在 IP 不是被加密的状态下，手动在高版本的 vivado 下把该 IP 导出来
vivado 自定义axi4核寄存器问题 fpga开发
2022-05-17 15:53

回答 2 已采纳要学会贴代码别贴图，要贴全。我们回答问题的时候能通过复制粘贴你的代码方便解答你的问题。你第2张小图上有个 for这个for 将 ram 例化了多次，相当于多个8位的并联，没猜错的话应该是for 4 次
Vivado 下 IP核之FIFO 实验
2023-06-12 18:03

yishuihan-Oliver的博客 FIFO 本质上是由RAM加读写控制逻辑构成的一种先进先出的数据缓冲器，其与普通存储器RAM的区别在于 FIFO没有外部读写地址线，使用起来非常简单，但FIFO只能顺序写入数据，并按顺序读出数据，其数据地址由内部读写指针...
关于Vivado程序无法生成比特流问题 fpga开发
2023-03-20 15:17

回答 1 已采纳该回答引用GPTᴼᴾᴱᴺᴬᴵ这个问题可能是由于布线过程中出现了时序限制冲突导致的，具体可以参考以下步骤进行排查：确认设计约束文件（XDC文件）是否正确设置，包括时钟约束、时序约束等。可以尝试重新生成
IP核的使用之FIFO(Vivado)
2022-10-27 11:19

通信学会了吗？的博客它与普通存储器的区别是没有外部读写地址线，这样使用起来相对简单，但缺点就是只能顺序写入数据，顺序的读出数据，其数据地址由内部读写指针自动加 1 完成，不能像普通存储器那样可以由地址线决定读取或写入某个...
vivado fifo ip实验及其设计
2023-09-18 17:15

意大利的E的博客此时，对于深度为2^n的FIFO，需要的读/写指针位宽为(n+1)位，如对于深度为8的FIFO，需要采用4bit的计数器，0000～1000、1001～1111，MSB作为折回标志位，而低3位作为地址指针。把FIFO比作汽车进入一个单向行驶的隧道...
vivado ip 核 fifo的使用细节
2021-11-17 11:26

老王学FPGA的博客我们在使用vivado的fifo IP时，会对其进行配置，配置成自己需求的IP参数。在配置选项中，有这样一个选项：Standard fifo 和Frist Word fall Through。这两个选项的区别是什么呢，可以通过仿真看出区别。 .....
FPGA原理与结构（13）——FIFO IP核的使用与测试
2023-09-03 00:01

apple_ttt的博客本文介绍FIFO Generator v13.2 IP核的具体使用与例化。总结了FIFO IP核的使用方法，给出了各个配置参数的具体含义及配置方式，并对相关的设计进行了测试。
FPGA原理与结构（12）——FIFO IP核原理学习
2023-08-24 09:00

apple_ttt的博客本文对于xilinx的FIFOGenerator IP核进行了一个简单的介绍，解释了IP核中各个类型信号的具体功能。介绍了FIFO的读写操作，其中读操作又可以分成2种模式，推荐使用标准模式，最后介绍了FIFO的非对称读写位宽
【vivado IP核】第1篇：很全很详细的FIFO Generator IP核的使用规则
2020-08-12 11:55

黑猫学长呀的博客 ** FIFO Generator IP核的使用 ** 1 概述（1）最大支持500M ...实际上即使有数据写入到fifo中，empty还是为高，等一些周期之后才会拉低，具体多少个周期之后不一定，不知道。就理解成fifo的反应有点慢
没有解决我的问题, 去提问

问题事件

关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
系统已结题 1月18日
关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
已采纳回答 1月10日
关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
创建了问题 10月9日

悬赏问题

¥15 目详情-五一模拟赛详情页
¥15 有了解d3和topogram.js库的吗？有偿请教
¥100 任意维数的K均值聚类
¥15 stamps做sbas-insar，时序沉降图怎么画
¥15 买了个传感器，根据商家发的代码和步骤使用但是代码报错了不会改，有没有人可以看看
¥15 关于#Java#的问题，如何解决？
¥15 加热介质是液体，换热器壳侧导热系数和总的导热系数怎么算
¥100 嵌入式系统基于PIC16F882和热敏电阻的数字温度计
¥15 cmd cl 0x000007b
¥20 BAPI_PR_CHANGE how to add account assignment information for service line

关于#fpga开发#的问题：想问一下Vivado FIFO IP核，但是写入数据后empty信号不发生变化

1条回答 默认 最新

问题事件

悬赏问题

1条回答默认最新