模块要求如图，没有看出代码的问题在哪，ISE仿真的时候显示不出值。
这段verilog 代码的问题出在哪
模块要求如图，没有看出代码的问题在哪，ISE仿真的时候显示不出值。
- 写回答
- 好问题 0 提建议
- 追加酬金
- 关注问题
分享- 邀请回答
-
0条回答 默认 最新
- 2022-06-21 09:37回答 1 已采纳 用你的时钟
- 2022-12-17 23:23回答 2 已采纳 ChatGPT尝试解答，仅供参考这段代码似乎是在尝试检测输入数据（din）是否为 11010。但是，目前看起来并不能实现这个功能。我们来看一下原因： din_r 是一个 8 位的寄存器，但是你正在尝试
- 2023-02-02 22:31回答 2 已采纳 两部分代码还是不一样的1:state1 的值在0,2 两个数之间变化2:state1 的值在0,1,2 三个数之间变化你说的结果是一模一样，可能是你没有全面测试的原因这样方式的更改一般是在发现 BUG
- 2023-10-11 20:53标题中的“system verilog vivado 图像视频缩放代码，仿真工程 硬件开发 - 嵌入式”揭示了本次讨论的核心内容，即使用System Verilog语言在Xilinx的Vivado环境中进行图像和视频处理的硬件设计。System Verilog是一种...
- 2021-12-05 23:51回答 2 已采纳 case({sr9,sr8,sr7,sr6,sr5,sr4,sr3,sr2,sr1,sr0})在这条语句前加个 else 改成这样就没 latch 的警告了else case({sr9,sr8,sr7
- 2022-03-31 23:10回答 3 已采纳 代码，仿真都有问题代码这么改 `timescale 1ns / 1ps module single_port_synrdwr#( parameter DATA_WIDTH = 8,
- 2022-03-23 21:48回答 2 已采纳 reg o_rdy1_temp1; reg o_rdy1_temp2; wire spadbuffer_out_trigger; always @(posedge clk) begin if
- 2023-06-12 16:02总之，AM调幅波调制解调 FPGA Verilog 代码 Xilinx Vivado 工程是一个很好的学习资源，涵盖了数字信号处理、FPGA设计和嵌入式系统等多个领域的知识，对于提升硬件开发和通信系统理解具有很大帮助。
- 2022-01-22 18:26回答 1 已采纳 知道了。这里的报错是指的是仿真时的do文件，而不是代码本身。在改上一个error时，把do文件里第5行代码删了，所以出现了该报错。并不是要删整行，是只需要删-novopt
- 2023-01-05 01:34回答 2 已采纳 这段代码的主要问题是在模块定义中没有声明输入和输出的类型。可以通过在模块定义中加入输入输出类型来修正这个问题。例如： module scinstmem (input [31:0] a, output
- 2023-02-26 11:41回答 3 已采纳 以下答案引用自GPT-3大模型,请合理使用： 答案：第一种： always @(*) begin out<=state==D?1:0; end 因为当当前状态为D时，o
- 2022-11-19 00:01本项目聚焦于FPGA实战开发，通过使用Verilog HDL（硬件描述语言）来设计UART（通用异步接收/发送器）的发送接口。UART是一种常见的串行通信接口，广泛应用于各种设备之间进行数据传输。 首先，我们要理解Verilog...
- 2021-12-23 20:44回答 2 已采纳 用一个比较笨但是非常好理解的办法，首先找到一个固定的时钟信号，比如说现在有一个时钟信号是1kHz的（可以通过对全局时钟进行计数分频得到），那么这个时钟周期就是1ms。用一个always模块以这个1k的
- 2020-07-31 12:34通过比较这两个变量，我们可以确定哪些按键在这段时间内保持按下，`led_ctrl`变量则表示当前有无按键按下。 5. **数据处理**： 在这个示例中，`width`和`prioed`两个16位变量用于记录某些操作，如宽度调整（可能...
- 2022-11-18 23:59在电子设计领域，FPGA（Field-...这个项目中的"vga"文件很可能是Verilog源代码文件，包含了实现上述功能的具体代码。通过阅读和学习这些代码，开发者可以深入了解FPGA驱动VGA显示的实现细节，并为自己的项目提供参考。
- 没有解决我的问题, 去提问
问题事件
系统已结题
10月21日
创建了问题
10月13日
悬赏问题
- ¥30 YOLO检测微调结果p为1
- ¥20 求快手直播间榜单匿名采集ID用户名简单能学会的
- ¥15 DS18B20内部ADC模数转换器
- ¥15 做个有关计算的小程序
- ¥15 MPI读取tif文件无法正常给各进程分配路径
- ¥15 如何用MATLAB实现以下三个公式（有相互嵌套）
- ¥30 关于#算法#的问题：运用EViews第九版本进行一系列计量经济学的时间数列数据回归分析预测问题 求各位帮我解答一下
- ¥15 setInterval 页面闪烁，怎么解决
- ¥15 如何让企业微信机器人实现消息汇总整合
- ¥50 关于#ui#的问题：做yolov8的ui界面出现的问题