verilog语法问题，截取多位寄存器中连续的某些位赋值

44位的寄存器[43:0]DataBuf;

截取其中八位，比如第4到第11是用DataBuf[11:4]吗？

复制到buf<=DataBuf[11:4];这样对吗？

如果正确为什么我仿真时这一步后buf中毫无变化？

写回答
好问题 0 提建议
追加酬金
关注问题
分享
邀请回答
编辑收藏删除结题
收藏举报

7条回答默认最新

关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
windhit 2020-12-15 23:06
关注
这样截位是没问题的，buf没变化，要看下时钟、复位信号什么的是否都正常。或者你把代码贴上来我帮你看看。

本回答被题主选为最佳回答 , 对您是否有帮助呢?

解决无用
评论打赏
分享
举报

评论

按下Enter换行，Ctrl+Enter发表内容

查看更多回答(6条)

报告相同问题？

关注问题

verilog语法问题，截取多位寄存器中连续的某些位赋值开发语言
2020-12-15 15:37

回答 2 已采纳这样截位是没问题的，buf没变化，要看下时钟、复位信号什么的是否都正常。或者你把代码贴上来我帮你看看。
verilog 语法问题 fpga开发
2022-10-09 23:56

回答 1 已采纳放上面错误，else 逻辑后面只有这一条语句有效的执行了else 逻辑。放下面正确，else 逻辑后面这一堆语句均有效的执行了else 逻辑。
Verilog中always语法错误 fpga开发其他开发语言
2022-06-15 20:59

回答 1 已采纳代码毛病比较多 module dds ( clk , reset , div , choose , data ); input [5:0] div ; input [1:0] choose ;
＜Verilog＞语法技巧：数据位操作
2023-08-14 16:40

杰克拉力船长的博客＜Verilog＞数据位操作：移位、位拼接、动态/静态位截取
verilog在tb文件中提取bit位 fpga开发
2023-02-06 09:59

回答 1 已采纳该回答引用ChatGPT请参考下面的解决方案，如果有帮助，还请点击 “采纳” 感谢支持！这个代码似乎有些问题： 1 变量i和j的循环终止条件写错了，应该是i<6, j<8； 2 变量j的
FPGA的verilog语言关于小数计算的问题？ fpga开发
2022-01-03 10:23

回答 1 已采纳 verilog 没有浮点数的定义，要实现小数，可以用定浮点的办法。比如将一个小数放大 2^N 倍后去处理。比如将一个小数放大256倍后，最后的8位是小数部分。假设我们只看这最后的8位，小数部分。000
verilog一位全加器 fpga开发
2022-07-27 13:10

回答 2 已采纳问题可能是出在 000: sum=0，cout=0; 这些语句。建议改成 000: begin sum=0; cout=0; end 。其他分支类似。或者你也可以把 sum，cout，拆分成两个alw
Verilog动态截取固定长度
2021-03-15 10:26

吉大秦少游的博客 Verilog在数据剪裁拼接处理方面很快捷，截取用[]，拼接用{}。但是有时候可以碰到动态截取固定长度的应用场景。例如，HDLBits官网有一道题目Mux256to1v： Create a 4-bit wide, 256-to-1 multiplexer. The 256 4-bit...
Verilog语言用case语句中不定态x的用法开发语言
2022-05-22 16:32

回答 1 已采纳不是没有东西，是有个逗号，表示和下一行的那个情况有相同的操作，2'b0x, 2'b0z: 执行的语句；是这个意思
Verilog如何实现连续32bit位宽数据转为1bit位宽数据? fpga开发嵌入式硬件开发语言
2022-10-18 23:17

回答 2 已采纳用两级 FIFO 最简单一级FIFO 写32位，读 4 位(最大8:1)二级FIFO 写4位，读 1 位
请各位帮看一个verilog语法问题 fpga开发
2021-09-22 18:30

回答 1 已采纳 15行语法错误。不能在 always 中列化 bcd
verilog语法进阶
2021-03-07 20:06

IC学习者的博客，使用 `default_nettype none 避免bug创建内存数组的使用数字组合问题注意区分高位有没有被赋值向量逆向，注释没看懂重复组合向量全加器移位寄存器不完整分支和不完整输出逻辑X、Z{32{sub}}将sub补成32位，如果不补...
Verilog多模块实例化时遇到的问题其他单片机开发语言有问必答
2021-09-19 21:49

回答 2 已采纳 cont 是变量，正常的 case 得写在 always 里否则就需要用常数去整 case module FPGA(clk,reset,cont,out);//主模块 input clk,reset
Vivado使用技巧（28）：支持的Verilog语法
2018-09-05 16:06

FPGADesigner的博客复杂的电路设计通常使用自顶向下的设计方法，设计过程中的不同阶段需要不同的设计规格。比如架构设计阶段，需要模块框图或算法状态机（ASM）图表这方面的设计说明。一个框图或算法的实现与寄存器（reg）和连线（wire...
【FPGA入门】第一篇、Verilog基本语法常识
2023-06-16 13:25

大屁桃的博客本篇博客为作者的关于verilog学习的一些笔记，希望对你有帮助
没有解决我的问题, 去提问

悬赏问题

¥100 set_link_state
¥15 虚幻5 UE美术毛发渲染
¥15 CVRP 图论物流运输优化
¥15 Tableau online 嵌入ppt失败
¥100 支付宝网页转账系统不识别账号
¥15 基于单片机的靶位控制系统
¥15 真我手机蓝牙传输进度消息被关闭了，怎么打开？(关键词-消息通知)
¥15 装 pytorch 的时候出了好多问题，遇到这种情况怎么处理？
¥20 IOS游览器某宝手机网页版自动立即购买JavaScript脚本
¥15 手机接入宽带网线，如何释放宽带全部速度

verilog语法问题，截取多位寄存器中连续的某些位赋值

7条回答 默认 最新

悬赏问题

7条回答默认最新