verilog中模块例化多次调用的问题

Question

一共设计中要用到四处数据宽度不同的fifo，想问例化后如何调用，在top实例引用时怎么设置宽度，希望能举例说下，谢谢。

Answer 1

没看懂问题，如果是创建的是IP，宽度深度已经固定，在模块中例化时也是固定的，如果说你硬要用一种位宽的FIFO，那么如上那种，将FIFO定义为最高位宽的，例化时，传入的数据位宽定义为自己的需要的位宽即可，FIFO会自动填到低位，高位补0，这时，读取FIFO只需要读取自己需要的几位即可。