[XSIM 43-3225] Cannot find design unit xil_defaultlib.testbench in library work located at xsim.dir/work.
之前是可以仿真的，在工程中添加了一个source后，就出现了这个问题，是因为在工程中添加source后，testbench中需要做对应的什么修改么？
关于VIVADO仿真时出现的问题：
- 写回答
- 好问题 0 提建议
- 追加酬金
- 关注问题
分享- 邀请回答
-
0条回答 默认 最新
- 2022-05-11 15:41回答 1 已采纳 把激励文件贴出来，贴在代码区在 Simulation Sources 里面
- 2022-04-07 11:00回答 1 已采纳 verilog 有对文件读写的函数，可以将仿真波形中需要的数据写入文件。
- 2023-03-20 15:17回答 1 已采纳 该回答引用GPTᴼᴾᴱᴺᴬᴵ这个问题可能是由于布线过程中出现了时序限制冲突导致的，具体可以参考以下步骤进行排查： 确认设计约束文件（XDC文件）是否正确设置，包括时钟约束、时序约束等。可以尝试重新生成
- 2023-09-01 15:51逆时针的雨季的博客 在编写完程序，运行仿真时出现： [USF-XSim-62] ‘elaborate’ step failed with error(s). Please check the Tcl console output or ******* file for more information. [Vivado 12-4473] Detected error while ...
- 2023-03-19 18:16回答 1 已采纳 该回答引用NewBing 您好，这是Bing。根据我的搜索结果①②③，可能的原因有以下几种： 您的仿真时间太短，没有覆盖到正弦波的周期。您的仿真步长太大，没有捕捉到正弦波的变化。您的仿真信号范围太小或
- 2022-03-29 16:58回答 1 已采纳 这个 IP 我没用过，也没研究过看你的说明 [47：24]为虚部，[23:0]为实部用法：数据赋给[23：0]，而高位则直接赋了24位0感觉没问题，你送的数据有正数、负数是有符号数，这样做没问题。FF
- 2021-11-06 12:50回答 3 已采纳 这个报错的意思是io的电平标准没有被设置，可能会存在错误，要求重新设置电平标准。应当是存在于约束文件当中，或者是在实现/综合/rtl步骤中进行io planning的时候仅约束了管脚没有约束电平导致的
- 2021-01-13 16:25tanfuz的博客 原因是"E:/ProjectTfz/Infrared_Image_Process/Vivado_prj/Vivado_prj.sim/sim_1/behav/xsim/simulate.log"该文件无法打开，到对应路径将其删除即可。
- 2022-03-29 21:58回答 2 已采纳 代码没问题能仿真，可能是仿真软件安装设置问题led 输出非常窄的脉冲，仿真能看见，实际在板子上 LED 几乎不亮。需要改
- 2020-06-11 21:37回答 3 已采纳 https://blog.csdn.net/LANHUAMANJIANGHONG/article/details/77865768
- 2022-04-29 22:47回答 1 已采纳 testbench这样写 `timescale 1ns/1ns //设置时间单位和精度 module encoder83_tb; //定义测试模块 //端口声明 reg[7:0] d; w
- 2023-03-19 16:36梓鲸的博客 问题的原因在于，for循环的循环变量设成了10bit reg类型，由于for循环结束还会再加1，最后i=1024，...此外，导致该问题出现的原因还可能是组合逻辑产生了闭环（loop），需要注意。这里建议for循环的变量用integer来写。
- 2022-06-21 13:08回答 1 已采纳 没看见时钟 IP 的 reset 属性这个 reset 缺省属性是高有效估计是这里的问题你的激励文件 rst_n 和这个反了，不匹配，时钟 IP 始终是复位状态。这么改下试试 module Clo
- 2022-08-23 08:50February_28的博客 add_1 mustbe in range[-1 depth–1]。...在使用fft ip核时出现该错误。将输入数据s_axis_data_data及输入数据有效信号s_axis_data_valid，last，等信号初始化为0，而非蓝色未知态。 修改后ip核正常工作
- 2022-04-15 14:11swang_shan的博客 在进行 fir IP核仿真时出现的问题。 解决方法：将滤波器的所有输入（此处为tdata / tvalid）均配置默认数据。 此问题出现的原因：没有给ip的输入赋值，导致ip核运行出问题。
- 2022-09-05 12:27too.ink的博客 xilinx vivado simulate.log文件占用问题
- 2022-02-28 15:53qq_36170518的博客 根据在论坛上面的查询结果：在任务管理器中将vivado停止运行，再重新打开即可
- 2021-01-19 17:15本文介绍一下Xilinx的开发软件 vivado 的仿真模式， vivado的仿真暂分为五种仿真模式。 分别为： 1. run behavioral simulaTIon-----行为级仿真，行为级别的仿真通常也说功能仿真。 2. post-synthesis funcTIon ...
- 2022-05-16 21:07在Vivado中通过仿真处理图像算法，提高开发速度，减少对于硬件的依赖
- 没有解决我的问题, 去提问
悬赏问题
- ¥15 素材场景中光线烘焙后灯光失效
- ¥15 请教一下各位，为什么我这个没有实现模拟点击
- ¥15 执行 virtuoso 命令后，界面没有，cadence 启动不起来
- ¥50 comfyui下连接animatediff节点生成视频质量非常差的原因
- ¥20 有关区间dp的问题求解
- ¥15 多电路系统共用电源的串扰问题
- ¥15 slam rangenet++配置
- ¥15 有没有研究水声通信方面的帮我改俩matlab代码
- ¥15 ubuntu子系统密码忘记
- ¥15 保护模式-系统加载-段寄存器