对vivado工程行为仿真，为什么波形只能运行35ps就暂停了？
我点一下开始运行10ps,再点一下再运行10ps
对vivado工程行为仿真，自动暂停？
- 写回答
- 好问题 0 提建议
- 追加酬金
- 关注问题
分享- 邀请回答
-
1条回答 默认 最新
老皮芽子 2022-05-11 16:42关注把激励文件贴出来，贴在代码区
在 Simulation Sources 里面本回答被题主选为最佳回答 , 对您是否有帮助呢?解决评论 打赏无用 1举报 分享
- 2022-05-11 15:41回答 1 已采纳 把激励文件贴出来，贴在代码区在 Simulation Sources 里面
- 2022-04-07 11:00回答 1 已采纳 verilog 有对文件读写的函数，可以将仿真波形中需要的数据写入文件。
- 2021-11-06 12:50回答 3 已采纳 这个报错的意思是io的电平标准没有被设置，可能会存在错误，要求重新设置电平标准。应当是存在于约束文件当中，或者是在实现/综合/rtl步骤中进行io planning的时候仅约束了管脚没有约束电平导致的
- 2021-01-19 17:15本文介绍一下Xilinx的开发软件 vivado 的仿真模式， vivado的仿真暂分为五种仿真模式。 分别为： 1. run behavioral simulaTIon-----行为级仿真，行为级别的仿真通常也说功能仿真。 2. post-synthesis funcTIon ...
- 2022-05-12 16:52回答 1 已采纳 思路可行，不过myip 模块最好再与pcie之间加个中断信号。myip收到数据后通过中断告诉pcie的主机通过pcie读取数据。我写的一些文章，是关于pcie读写can的，你可以看下，希望能给你有些启
- 2022-05-31 12:17回答 1 已采纳 你看下你的激励文件，时钟的频率被你整错了，看波形文件，你整成20ns 50MHz 的时钟了。看你的IP设置是需要100MHz 时钟的。
- 2021-11-05 15:47回答 1 已采纳 高版本 vivado 能打开低版本的工程是正常的。反过来，就不行。大多数的工具软件这么操作都不行的。如果你非要这么操作，在 IP 不是被加密的状态下，手动在高版本的 vivado 下把该 IP 导出来
- 2023-05-11 23:23使用vcs配合vivado进行仿真
- 2022-05-15 22:30
vivado2019.2通过block memory生成的AXI4接口的IP核，testbench中想通过对ip核的输入端口赋值的方式模拟单次读请求，无法读取数据，arready信号始终没有拉高
fpga开发
硬件工程
回答 3 已采纳 resetn_i 不对，应该是先0后1 initial begin resetn_i <= 0; #100 resetn_i <= 1; end axi_bready - 2023-03-19 18:16回答 1 已采纳 该回答引用NewBing 您好，这是Bing。根据我的搜索结果①②③，可能的原因有以下几种： 您的仿真时间太短，没有覆盖到正弦波的周期。您的仿真步长太大，没有捕捉到正弦波的变化。您的仿真信号范围太小或
- 2022-07-31 01:46 安装vivado2019.1时一直报错There is no valid Xilinx installation that this Update can be applied to”。
fpga开发
嵌入式硬件
硬件工程
回答 1 已采纳 下载的是更新包，如果设备没有预装vivado的情况下就会出现这种问题；可以下载完整版本https://china.xilinx.com/support/download.html
- 2022-05-16 21:07在Vivado中通过仿真处理图像算法，提高开发速度，减少对于硬件的依赖
- 2022-03-29 21:58回答 2 已采纳 代码没问题能仿真，可能是仿真软件安装设置问题led 输出非常窄的脉冲，仿真能看见，实际在板子上 LED 几乎不亮。需要改
- 2023-10-11 20:53system verilog vivado 图像视频缩放代码，仿真工程 硬件开发 - 嵌入式.zip
- 2022-04-06 09:28复数乘法器 ip核 练习工程 vivado2018.3/modelsim se10.7 行为仿真
- 2022-06-17 11:37崽崽今天要早睡的博客 vivado波形分组
- 2018-02-27 14:34linux系统上vivado调用VCS仿真，可以加快仿真速度，更便于观察波形
- 2022-03-24 21:18Xilinx 乘法器IP的使用 vivado 2018.3 和 modelsim SE 10.7 完成 教程来自 https://blog.csdn.net/MaoChuangAn/article/details/82999909
- 2022-05-10 19:46基于vivado2019.2的交通灯模拟系统verilog开发 运行注意事项：使用vivado2019.2或者更高版本测试，用软件打开FPGA工程，工程路径必须是英文，不能中文。
- 没有解决我的问题, 去提问
问题事件
系统已结题
5月21日
已采纳回答
5月13日-
创建了问题
5月11日
悬赏问题
- ¥20 java在应用程序里获取不到扬声器设备
- ¥15 echarts动画效果的问题，请帮我添加一个动画。不要机器人回答。
- ¥60 许可证msc licensing软件报错显示已有相同版本软件，但是下一步显示无法读取日志目录。
- ¥15 Attention is all you need 的代码运行
- ¥15 一个服务器已经有一个系统了如果用usb再装一个系统，原来的系统会被覆盖掉吗
- ¥15 使用esm_msa1_t12_100M_UR50S蛋白质语言模型进行零样本预测时，终端显示出了sequence handled的进度条，但是并不出结果就自动终止回到命令提示行了是怎么回事：
- ¥15 前置放大电路与功率放大电路相连放大倍数出现问题
- ¥30 关于<main>标签页面跳转的问题
- ¥80 部署运行web自动化项目
- ¥15 腾讯云如何建立同一个项目中物模型之间的联系