Verilog小白 2022-06-12 11:15 采纳率: 100%
浏览 77
已结题

大家好,下面是我对于一个问题的Verilog编码,大家能帮我看看有什么问题吗?还有,如何在程序中设定延时时间?

题目:
流水灯设计(有两种以上设计方案)
设计要求:控制8只LED灯,周而复始地从LED1~LED8,延时点亮,产生流水效果。需设定合适的延时时间:延时时间太短,由于人眼视觉暂留,看到的是8个LED同时点亮;延时时间太长,8个LED断续点亮,没有流水的效果。比较各种设计方案。
输入:clk,//内部时钟
输出:【7:0】LEDS,//控制实验板上8个LED灯

代码:
module led
#(
parameter CNT_MAX = 25'd24_999_999 //声明计数最大值参数,24999999二进制为25位
)
(
input wire sys_clk,
input wire sys_rst_n,

output reg [8:0] LEDS //端口列表
);
reg [24:0] cnt;
reg cnt_flag; //声明寄存器

always@(posedge sys_clk or negedge sys_rst_n) //计数器赋值
if(sys_rst_n == 1'b0)
cnt <= 25'd0;
else if (cnt == CNT_MAX)
cnt <= 25'd0;
else
cnt <= cnt + 25'd1;

always@(posedge sys_clk or negedge sys_rst_n) //脉冲标志信号赋值
if(sys_rst_n == 1'b0)
cnt_flag <= 1'b0;
else if (cnt == (CNT_MAX - 25'd1 ))
cnt_flag <= 1'b1;
else
cnt_flag <= 1'b0;

always@(posedge sys_clk or negedge sys_rst_n) //输出信号赋值
if(sys_rst_n == 1'b0)
LEDS <= 8'b11111110
else if(cnt_flag == 1'b1)
LEDS <= {LEDS[6:0],LEDS[7]}; //拼接运算符(例如上一状态为11111110,现状态为11111101,将上一状态的后七位110放在现状态的前七位,
else //上一状态的第一位1放在现状态的最后一位,再将1111110与1进行拼接运算,即可得到现状态11111101)
LEDS <= LEDS;

endmodule

  • 写回答

3条回答 默认 最新

  • 老皮芽子 2022-06-12 12:18
    关注

    代码看着没啥问题。
    例化led时,可以代入CNT_MAX参数,这个参数的值改小点led流水就快,改大流水就慢。相当于延时时间了

    本回答被题主选为最佳回答 , 对您是否有帮助呢?
    评论
查看更多回答(2条)

报告相同问题?

问题事件

  • 已结题 (查看结题原因) 6月15日
  • 已采纳回答 6月14日
  • 赞助了问题酬金20元 6月12日
  • 创建了问题 6月12日

悬赏问题

  • ¥15 2020长安杯与连接网探
  • ¥15 关于#matlab#的问题:在模糊控制器中选出线路信息,在simulink中根据线路信息生成速度时间目标曲线(初速度为20m/s,15秒后减为0的速度时间图像)我想问线路信息是什么
  • ¥15 banner广告展示设置多少时间不怎么会消耗用户价值
  • ¥16 mybatis的代理对象无法通过@Autowired装填
  • ¥15 可见光定位matlab仿真
  • ¥15 arduino 四自由度机械臂
  • ¥15 wordpress 产品图片 GIF 没法显示
  • ¥15 求三国群英传pl国战时间的修改方法
  • ¥15 matlab代码代写,需写出详细代码,代价私
  • ¥15 ROS系统搭建请教(跨境电商用途)