立秋6789 2022-11-24 11:42 采纳率: 89.7%
浏览 22
已结题

做fpga开发，使用verilog语言开发为什么还要进行仿真呢？

做fpga开发，使用verilog语言开发为什么还要进行仿真呢？
按照我的理解直接把代码下载到芯片上就好了，为什么还要进行仿真呢？

  • 写回答

1条回答 默认 最新

  • 老皮芽子 2022-11-24 11:49
    关注

    仿真是帮你了解发现代码中的错误
    一些简单的代码可能不需要仿真
    当一个稍微复杂一点的代码，在写代码的过程中不出错是小概率事件，出错是正常的。我们在进行仿真时能查看我们代码中的所有信号的变化。这对我们找BUG非常有帮助。
    一个较大的多人完成的工程，我们的每个小模块如果不经过仿真的验证，将这许多模块编写完再去烧片子验证，这就是灾难，这个团队的人会打架的

    本回答被题主选为最佳回答 , 对您是否有帮助呢?
    评论

报告相同问题？

问题事件

  • 系统已结题 12月2日
  • 已采纳回答 11月24日
  • 创建了问题 11月24日

悬赏问题

  • ¥15 2020长安杯与连接网探
  • ¥15 关于#matlab#的问题：在模糊控制器中选出线路信息，在simulink中根据线路信息生成速度时间目标曲线（初速度为20m/s，15秒后减为0的速度时间图像）我想问线路信息是什么
  • ¥15 banner广告展示设置多少时间不怎么会消耗用户价值
  • ¥16 mybatis的代理对象无法通过@Autowired装填
  • ¥15 可见光定位matlab仿真
  • ¥15 arduino 四自由度机械臂
  • ¥15 wordpress 产品图片 GIF 没法显示
  • ¥15 求三国群英传pl国战时间的修改方法
  • ¥15 matlab代码代写，需写出详细代码，代价私
  • ¥15 ROS系统搭建请教（跨境电商用途）