做了个系统，FPGA工作一两个小时是没任何问题的，但工作时间长了fpga就会出bug，各种不正常工作，而且时间不固定，有时候工作几个小时有时候能几天……
5条回答 默认 最新
- 2023-03-19 14:06回答 2 已采纳 你这相当于一个周期循环一次，而你的tb给的num+1是每个周期+1，这样还没来得及循环，num就变了，自然always没循环起来楼上将你的num的时间拖得足够长，这样always块自然就跑起来了，有循
- 2022-11-03 18:11回答 1 已采纳 cyclone v (5) 以下的片子是没有加密的，直接就能读出来整一个 quartus 的fpga 仿真器，连在板子上的fpga jtag 口，运行quartus 软件就能读出来。也可以将fpga
- 2022-08-15 19:14回答 1 已采纳 比如 A文件和B文件，在A文件中对B文件进行例化，就会变成你要的图一那种树形结构
- 2021-05-19 21:35chenlance的博客 你的fpga为什么不能正常工作——拆解第一款FPGA芯片分析原理 现场可编程门阵列（FPGA）可以实现任意数字逻辑，从微处理器到视频生成器或加密矿机，一应俱全。FPGA由许多逻辑模块组成，每个逻辑模块通常由触发器和...
- 2023-02-03 09:45回答 1 已采纳 保证实时噪声控制的关键在于保证抵消信号的计算和音频采样点的同步性。1.通过采用多线程技术，在FPGA内部同时进行音频采样和抵消信号计算，从而保证同步性。2.通过使用缓存，将抵消信号和音频采样分别存储在
- 2021-09-26 22:44回答 1 已采纳 最多 DisplayPort 1.4 TX https://www.x
- 2022-09-19 12:45回答 1 已采纳 可能是 SMD3225有源晶振，你可以核对一下尺寸 想要高精度的可以买同样封装 3225 的温补晶振 50.0000MHz温度补偿晶体振荡器在淘宝上就能买到
- 2021-09-11 17:53bobolo～的博客 1.烧写sof文件能立马正常运行。 2.烧写jic文件，软件显示烧写成功，CONFIG_DONE引脚高电平。 3.重新上电后，程序不运行，CONFIG_DONE引脚一直处于低电平。几分钟后，程序运行，CONFIG_DOWN引脚处于高电平。期间...
- 2022-12-28 15:38回答 1 已采纳 答题不易，望你采纳听起来您遇到了从 FPGA 传输到 RV1126 的 MIPI 信号的问题，并且您收到一条错误消息，指出帧头和帧尾不匹配。这可能是由于各种问题造成的，包括 MIPI 信号本身的问题或
- 2022-10-17 09:24回答 3 已采纳 1.FPGA 是一种硬件可重构的体系结构。它的英文全称是 Field Programmable Gate Array ，中文名是 现场可编程门阵列 。FPGA就是一个可以通过编程来改变内部结构的芯片，
- 2022-01-03 10:23回答 1 已采纳 verilog 没有浮点数的定义，要实现小数，可以用定浮点的办法。比如将一个小数放大 2^N 倍后去处理。比如将一个小数放大256倍后，最后的8位是小数部分。假设我们只看这最后的8位，小数部分。000
- 2022-01-04 15:32Jieeeee`的博客 建立时间（Tsu：set up time）是指在时钟沿到来之前数据从不稳定到稳定所需的时间，如果建立的时间不满足要求那么数据将不能在这个时钟上升沿被稳定的打入触发器；保持时间（Th：hold time）是指数据稳定...
- 2022-04-09 18:17回答 1 已采纳 模块端口语法错误把21行左括号右边的全删掉，要留下左括号把24行的逗号换成右括号
- 2022-06-30 08:38我是苹果，不是香蕉的博客 FPGA读数据不稳定
- 2023-04-07 15:11虎慕的博客 简单介绍了FPGA发展历史、FPGA内部结构、FPGA开发流程、FPGA调试工具、Verilog语法等。
- 没有解决我的问题, 去提问
悬赏问题
- ¥15 素材场景中光线烘焙后灯光失效
- ¥15 请教一下各位，为什么我这个没有实现模拟点击
- ¥15 执行 virtuoso 命令后，界面没有，cadence 启动不起来
- ¥50 comfyui下连接animatediff节点生成视频质量非常差的原因
- ¥20 有关区间dp的问题求解
- ¥15 多电路系统共用电源的串扰问题
- ¥15 slam rangenet++配置
- ¥15 有没有研究水声通信方面的帮我改俩matlab代码
- ¥15 ubuntu子系统密码忘记
- ¥15 保护模式-系统加载-段寄存器