FPGA中使用ISE软件编写程序发现报错找不到原因，如何解决？

为什么会出现这种问题？怎么能解决这个问题呢感谢各位了
还有一个问题怎么在编程中排版。

写回答
好问题 0 提建议
关注问题
分享
邀请回答
编辑收藏删除
收藏举报

1条回答默认最新

关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
老皮芽子 2022-04-10 01:22
关注
模块端口语法错误
把21行左括号右边的全删掉，要留下左括号
把24行的逗号换成右括号

本回答被题主选为最佳回答 , 对您是否有帮助呢?

解决 1

无用 1
评论打赏
分享
举报
编辑

预览
轻敲空格完成输入
显示为

卡片

标题

链接
评论

按下Enter换行，Ctrl+Enter发表内容

编辑

预览

报告相同问题？

关注问题

diamond报错unexpected EOF，如何解决？ fpga开发
2022-11-09 01:45

回答 1 已采纳你敲错了，把最后一行改成endmodule
关于向fpga中cortex m1核烧录程序，如何解决？ arm fpga开发有问必答
2023-02-19 11:30

回答 1 已采纳 ERASE FAILED错误通常意味着无法从Flash中擦除数据，可能是由于以下原因之一：错误的Flash大小或起始地址：请确保使用的Flash大小和起始地址与实际硬件匹配。如果Flash大小或起始
FPGA2.5V对地短路，什么原因引起？ fpga开发硬件工程
2023-03-18 14:01

回答 1 已采纳参考GPT和自己的思路：这种情况可能是由于FPGA内部器件短路或者过热引起的。在下载程序时出现的问题可能导致FPGA内部芯片短路或者过热。另外，FPGA与其他电路板之间的电路连接也可能引起2.5V对
xilinx FPGA ROM IP核的使用（VHDL&ISE）
2022-08-25 07:37

坚持每天写程序的博客根据所存数据个数来设置数据深度（他这里的深度好像不用根据个数去换算，直接就是深度=数据个数）我本来以为我存700个数据那么深度就是10，结果一直报错不能生成ip核。这里可以先建立一个top文件，对rom进行例化，...
quartus II13.1版本中仿真波形界面找不到simulation setting怎么解决 fpga开发
2022-04-27 06:06

回答 2 已采纳没有你这个版本的软件，试试assignments--setting，这个页面有没有。仿真基本都是用modelsim，很少有人用自带仿真器
做fpga开发，使用verilog语言开发为什么还要进行仿真呢？ fpga开发
2022-11-24 03:42

回答 1 已采纳仿真是帮你了解发现代码中的错误一些简单的代码可能不需要仿真当一个稍微复杂一点的代码，在写代码的过程中不出错是小概率事件，出错是正常的。我们在进行仿真时能查看我们代码中的所有信号的变化。这对我们找BUG
VIVADOIP核找不到打不开，找不到解决办法 fpga开发
2021-12-25 07:02

回答 1 已采纳我之前也遇到过这个问题，通过这个解决了，你可以借鉴一下。https://support.xilinx.com/s/question/0D52E00006hpp7v/dputrd%E7%BC%96%E8
FPGA开发设计规范
2024-04-18 02:14

数字航海士的博客 3、设计中使用到的0，1，z等常数采用基数表示法书写（即表示为1'b0,1'b1,1'bz或十六进制）； 4、端口申明、比较、赋值等操作时，数据位宽要匹配。九、条件语句规则 1、if 都有else和它对应，变量在if-else或case...
求助帖！ISE软件的FPGA editor怎么用？
2018-11-26 02:41

回答 1 已采纳 https://download.csdn.net/download/u010651546/9682065 https://download.csdn.net/download/fcc2008/10
fpga串口发送的数据为什么仿真正确，串口调试工具上却不断的显示00？？ fpga开发前端硬件工程
2022-06-07 12:27

回答 2 已采纳手机看代码费劲。仿真图细节看不到，串口发送数据的波形看不到。发送代码中96/102这两行代码 Tx_done <= 1'b0;去掉，不允许多处赋值。别的代码有什么问题看不出来。明天在电脑上看看吧
xilinx软件中xil_DCaheFlushRange的作用或者说fpga中一些数据交互为什么要刷cache c语言 fpga开发嵌入式硬件有问必答
2021-10-27 07:30

回答 1 已采纳这是一个 Cache 一致性问题CPU 为了加速访问 DDR ，一般都是启用 Cache，通常 Cache 与 DDR 的数据是一致的，但是在一些 DMA 操作 DDR 时，DDR 数据变了 Cach
FPGA 7 ，FPGA开发环境搭建，Altrea开发环境搭建，Quartus几个版本之间的区别，以Quartus/ModelSim/Visio/NotePad++软件的安装与应用
2024-08-28 05:16

北城笑笑的博客 ⭐我们知道 FPGA 的应用领域非常广泛，包括但不限于，汽车驾驶、通信领域、视频图像处理、IC原型验证、医疗设备、数字信号处理和人工智能领域。而且未来应用前景也十分可观，几乎涵盖了所有涉及数字信号处理和技术...
ZYNQ 之 FPGA 开发（语法篇）
2024-11-28 12:36

正在努力的小河的博客块中，后面的语句会受到前语句的影响，具体来说，在同一个 always 中，一条阻塞赋值语句如果没有执行结束，那么该语句后面的语句就不能被执行，即被。逻辑运算符是连接多个关系表达式用的，可实现更加复杂的判断，...
ISE_软件基本使用流程（win10 的bug&工程&约束&仿真&烧写&mcs固化）
2019-05-12 09:06

ciscomonkey的博客关于ISE 14.7 是支持所有系列的XILINX器件的，之前一直想入手ISE，作为三大工具之一，也是必须要掌握的。一直耽搁耽搁，归根结底，其实还是自己的学习渴望不够强烈，如果学习渴望足够强烈，时间总会挤出来的，所以，...
FPGA 从零开始学习-第一章第1节
2024-03-16 05:46

白日做梦的老虎的博客 FPGA从零开始学习，开发工具安装
没有解决我的问题, 去提问

问题事件

关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
系统已结题 4月17日
关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
已采纳回答 4月10日
关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
创建了问题 4月9日

FPGA中使用ISE软件 编写程序发现报错 找不到原因，如何解决？

1条回答 默认 最新

问题事件

FPGA中使用ISE软件编写程序发现报错找不到原因，如何解决？

1条回答默认最新