求问， 用verilog编写了一个伪随机序列发生器，产生01二进制码流，仿真与signaltap信号抓取没有问题，但是连接到示波器显示的波形却像噪音一样
6条回答 默认 最新
- 2022-03-22 15:31回答 1 已采纳 rst 整反了，激励文件和模块代码不一致tb代码，19,20行改为 #5 rst = 0; #20 rst = 1;
- 2022-10-12 23:48回答 1 已采纳 情况不多的时候直接列真值表写case就可以了，在FPGA中会用一个LUT实现。加上拼接：case({A,B,C,D})4'b0000:
- 2022-06-23 10:05回答 1 已采纳 5人参与投票，3人赞成，表示通过：module most(vote,pass); input [6:0] vote; output pass; reg [2:0] sum; i
- 2011-09-05 12:03基于FPGA伪随机序列发生器设计基于FPGA伪随机序列发生器设计
- 2023-03-19 14:06回答 2 已采纳 你这相当于一个周期循环一次，而你的tb给的num+1是每个周期+1，这样还没来得及循环，num就变了，自然always没循环起来楼上将你的num的时间拖得足够长，这样always块自然就跑起来了，有循
- 2022-08-15 19:14回答 1 已采纳 比如 A文件和B文件，在A文件中对B文件进行例化，就会变成你要的图一那种树形结构
- 2022-04-30 11:29回答 1 已采纳 我是楼主，查了下资料，我发现spwm波的原理是矩形波面积与正弦波面积积分相等那我是不是可以把FPGA中查表得到的正弦波衰减来达到控制输出幅值衰减，然后外部做输出放大实现题目要求了，下午去实验室试试
- 2017-05-27 14:38FPGA的伪随机序列发生器设计，写得比较详细，分享给有需要的朋友
- 2021-09-26 22:44回答 1 已采纳 最多 DisplayPort 1.4 TX https://www.x
- 2022-10-17 09:24回答 3 已采纳 1.FPGA 是一种硬件可重构的体系结构。它的英文全称是 Field Programmable Gate Array ，中文名是 现场可编程门阵列 。FPGA就是一个可以通过编程来改变内部结构的芯片，
- 2022-09-19 12:45回答 1 已采纳 可能是 SMD3225有源晶振，你可以核对一下尺寸 想要高精度的可以买同样封装 3225 的温补晶振 50.0000MHz温度补偿晶体振荡器在淘宝上就能买到
- 2021-02-20 12:27随着混沌理论应用于产生伪随机序列的发展,用现场可编程逻辑门阵列实现了基于TD-ERCS混沌的伪随机序列发生器.为了便于硬件实现并减少硬件占用资源,对原算法(即基于TD-ERCS构造伪随机序列发生器的算法)进行了适当改进,...
- 2022-03-24 21:39回答 2 已采纳 能用多个io输出，比如用24个io输出rgb24位色，在把时钟，行场同步输出，就能直接驱动一块lcd屏也可以用个简单的电路将这些io转换成vga显示接口，驱动vga显示器显示摄像头的画面
- 2021-04-16 15:05FPGA技术江湖的博客 FPGA项目开发：基于FPGA的伪随机数发生器（附代码） 今天是画师和各位大侠见面了，执笔绘画FPGA江湖，本人写了篇关于FPGA的伪随机数发生器学习笔记，这里分享给大家，仅供参考。 一、概念 随机数是专门的随机试验...
- 2020-06-30 11:30LEEE@FPGA的博客 基于FPGA的伪随机序列发生器设计1 基本概念与应用1）LFSR:线性反馈移位寄存器（linear feedback shift register, LFSR）是指给定前一状态的输出，将...
- 没有解决我的问题, 去提问
悬赏问题
- ¥15 c程序不知道为什么得不到结果
- ¥40 复杂的限制性的商函数处理
- ¥15 程序不包含适用于入口点的静态Main方法
- ¥15 素材场景中光线烘焙后灯光失效
- ¥15 请教一下各位，为什么我这个没有实现模拟点击
- ¥15 执行 virtuoso 命令后，界面没有，cadence 启动不起来
- ¥50 comfyui下连接animatediff节点生成视频质量非常差的原因
- ¥20 有关区间dp的问题求解
- ¥15 多电路系统共用电源的串扰问题
- ¥15 slam rangenet++配置