C-Jonn 2017-05-31 07:31 采纳率: 0%
浏览 1271
已结题

Verilog HDL 为什么会说数据流描述也是一种行为描述

陈赜主编的《CPLD/FPGA与ASIC设计实践教程》一书中,刚开始说的描述方式有四种,即结构描述,数据流描述,行为描述以及三者混合方式,,但是在第五章行为描述中又讲到数据流描述也是行为描述,将数据流描述和行为描述统称为行为描述。。请问这数据流和行为描述到底有什么关系,对于后者的说法该怎么理解,,请大家共同讨论

  • 写回答

1条回答

  • WaitingY 2017-06-14 09:06
    关注

    Verilog语言可以有多种方式来描述硬件,同时,使用这些描述方式,又可以在多个抽象层次上设计硬件,这是Verilog语言的重要特征。

    评论

报告相同问题?

悬赏问题

  • ¥15 mmocr的训练错误,结果全为0
  • ¥15 python的qt5界面
  • ¥15 无线电能传输系统MATLAB仿真问题
  • ¥50 如何用脚本实现输入法的热键设置
  • ¥20 我想使用一些网络协议或者部分协议也行,主要想实现类似于traceroute的一定步长内的路由拓扑功能
  • ¥30 深度学习,前后端连接
  • ¥15 孟德尔随机化结果不一致
  • ¥15 apm2.8飞控罗盘bad health,加速度计校准失败
  • ¥15 求解O-S方程的特征值问题给出边界层布拉休斯平行流的中性曲线
  • ¥15 谁有desed数据集呀