就是设计一个定时开关怎么实现,是需要在增加一个时间校准模块还是要增加一个时钟模块或者闹钟模块还是都要有
1条回答 默认 最新
- 老皮芽子 2021-12-08 20:38关注
verilog没有能综合的时间函数。需要自己根据时钟频率分频计数计时。你提出的需求不复杂。需要你用verilog编写计数,定时等功能模块。
当然也可以外接个rtc芯片。不过代码反而更复杂。本回答被题主选为最佳回答 , 对您是否有帮助呢?解决 1无用 1
悬赏问题
- ¥15 用stata实现聚类的代码
- ¥15 请问paddlehub能支持移动端开发吗?在Android studio上该如何部署?
- ¥170 如图所示配置eNSP
- ¥20 docker里部署springboot项目,访问不到扬声器
- ¥15 netty整合springboot之后自动重连失效
- ¥15 悬赏!微信开发者工具报错,求帮改
- ¥20 wireshark抓不到vlan
- ¥20 关于#stm32#的问题:需要指导自动酸碱滴定仪的原理图程序代码及仿真
- ¥20 设计一款异域新娘的视频相亲软件需要哪些技术支持
- ¥15 stata安慰剂检验作图但是真实值不出现在图上