Neymar_code 2017-02-04 12:21 采纳率: 0%
浏览 9677

vivado中工程综合出现问题

本人的vivado版本是2014.4
http://blog.sina.com.cn/s/blog_bff0927b01018zfe.html
想按照这个博客内容跑一次跑马灯，可是Run synthesis之后就报错Common 17-345
完整的报错内容如下
[Common 17-345] A valid license was not found for feature 'Synthesis' and/or device 'xq7a100t'. Please run the Vivado License Manager for assistance in determining
which features and devices are licensed for your system.
我看这个问提好像和lisence有关，看了一些文章，好多人说win10不能用vivado2014
想知道大神们都怎么解决这个问题的。

  • 写回答

3条回答 默认 最新

  • threenewbee 2017-02-04 15:33
    关注

    提示没有有效的许可证，是不是你用的是盗版

    评论

报告相同问题？

  • VIVADO FFT中输入数据正负号问题 fpga开发
    2022-03-29 16:58
    回答 1 已采纳 这个 IP 我没用过，也没研究过看你的说明 [47：24]为虚部，[23:0]为实部用法：数据赋给[23：0]，而高位则直接赋了24位0感觉没问题，你送的数据有正数、负数是有符号数，这样做没问题。FF
  • 对vivado工程行为仿真，自动暂停？ fpga开发 硬件工程
    2022-05-11 15:41
    回答 1 已采纳 把激励文件贴出来，贴在代码区在 Simulation Sources 里面
  • vivado，综合后遇见错误 fpga开发
    2022-08-18 12:18
    回答 1 已采纳 这行代码中 clk 后面连着 2 个逗号，去掉一个就行LED_switch ledio(iow,clk,,res[2],RtData,IODataout,switch[7:0],switch[15:
  • VGA图片显示的VIVADO工程
    2022-05-11 15:01
    基于vga的彩条显示工程之上，修改后显示图片（板上rom资源存储mif文件）
  • vivado pcie ip核工程搭建 fpga开发
    2022-05-12 16:52
    回答 1 已采纳 思路可行，不过myip 模块最好再与pcie之间加个中断信号。myip收到数据后通过中断告诉pcie的主机通过pcie读取数据。我写的一些文章，是关于pcie读写can的，你可以看下，希望能给你有些启
  • Vivado时序约束问题 fpga开发
    2022-06-23 12:16
    回答 1 已采纳 你的约束生效了，没有问题。你最后贴的图中没有 clk_10M_clk_wiz_0 to clk_5M_clk_wiz_0 这一条就说明你的约束生效了。
  • vivado由于launcher time out问题无法打开 fpga开发
    2023-02-13 14:04
    回答 2 已采纳 "Launcher time out" 错误通常意味着 Vivado 应用程序在启动过程中超时，无法正常加载。这可能是由于以下几个原因造成的：1、系统资源不足：如果系统内存或处理器不足，则可能无法启动
  • vivado_非工程模式tcl脚本
    2020-04-05 17:52
    vivado非工程模式脚本，vivado非工程模式脚本，vivado非工程模式脚本，提高工作效率，减少综合时间
  • vivado版本问题 fpga开发 windows
    2022-04-08 22:43
    回答 2 已采纳 建议提供一下你每一步执行以及返回结果的截图,还有报错信息 最后一张图直接翻译 当前的精化设置允许您使用精化的netlist执行I／o规划和约束相关的工作，但是这些设置减慢了netlist精化的速度
  • vivado的lic问题 fpga开发
    2022-04-15 20:13
    回答 1 已采纳 有的lic是和电脑的mac地址绑定的，别人能用你就不能用了。你可以自己申请一个，也可以在网上下载一个不绑定的
  • vivado2018.3仿真问题 其他
    2023-03-19 18:16
    回答 1 已采纳 该回答引用NewBing 您好，这是Bing。根据我的搜索结果①②③，可能的原因有以下几种： 您的仿真时间太短，没有覆盖到正弦波的周期。您的仿真步长太大，没有捕捉到正弦波的变化。您的仿真信号范围太小或
  • Vivado 综合后工程
    2022-08-16 11:25
    时光-易逝的博客 Vivado 综合后工程
  • vivado 自定义axi4核寄存器问题 fpga开发
    2022-05-17 15:53
    回答 2 已采纳 要学会贴代码别贴图，要贴全。我们回答问题的时候能通过复制粘贴你的代码方便解答你的问题。你第2张小图上有个 for这个for 将 ram 例化了多次，相当于多个8位的并联，没猜错的话应该是for 4 次
  • 关于vivado18.3工程分析综合长时间无进度
    2023-10-30 15:11
    啦啦兔的爱情故事的博客 在原来工程改了一下代码，重新综合时，发现进度条一直为0，对代码进行还原后还是不行，查看log窗口的进度信息，是空白的，把分析综合取消，重新综合问题还是没解决，发现电脑上已关闭360杀毒软件，把电脑重启后，...
  • Vivado 综合属性实用命令
    2023-01-07 00:35
    在路上-正出发的博客 本文会适当结合一些特定设计进行解释，并结合相关工程进行具体的综合实现分析，不只是理论知识还有实际操作。 演示使用的Vivado 版本：2018.3 FPGA芯片型号：xc7a35tfgg484-2 本篇博文，建议在电脑端网页/pad上查看~
  • 关于vivado工程拷贝的问题
    2021-12-20 15:24
    正有此意的博客 在vivado跑综合或约束时，不要拷贝工程，否则新拷贝的工程会影响到原工程。 今天就犯了一个这样的错误，拷贝的工程自动在运行综合实现，按了取消之后...所以注意以后拷贝工程时，不要在工程综合实现的过程中拷贝。 ...
  • Vivado综合实现工程后部分模块被综合掉的问题
    2023-11-21 17:09
    万恶的窝窝逗的博客 在进行工程实现时，可能也有和我一样出现资源大幅降低的情况，如果你是在做资源优化阶段，可能你会突然激动，我居然降低了这么多资源，但是在查看到底降低了哪些资源的时候不开心了，自己的一个模块被优化掉了。...
  • vivado工程使用tcl命令清理工程
    2022-07-18 17:30
    wkonghua的博客 vivado工程使用tcl命令清理工程，使用命令：reset_project即可实现。
  • Vivado综合结果解读
    2021-07-30 14:09
    笨牛慢耕的博客 Vivado综合（注意，在本文中“综合”是指整个流程即SynthesisàImplementationàWrite bitstream，当用Synthesis这个词时则表示其中特定的Synthesis这个环节）结束后会出现以下一个汇总摘要就结...
  • 没有解决我的问题, 去提问

悬赏问题

  • ¥15 如何在scanpy上做差异基因和通路富集？
  • ¥20 关于#硬件工程#的问题，请各位专家解答！
  • ¥15 关于#matlab#的问题：期望的系统闭环传递函数为G(s)=wn^2/s^2+2¢wn+wn^2阻尼系数¢=0.707，使系统具有较小的超调量
  • ¥15 FLUENT如何实现在堆积颗粒的上表面加载高斯热源
  • ¥30 截图中的mathematics程序转换成matlab
  • ¥15 动力学代码报错，维度不匹配
  • ¥15 Power query添加列问题
  • ¥50 Kubernetes&Fission&Eleasticsearch
  • ¥15 報錯：Person is not mapped，如何解決？
  • ¥15 c++头文件不能识别CDialog